近年来,随着亚微米、深亚微米技术的发展和系统芯片技术的日益成熟,集成电路在集成度和性能方面不断获得提高;与此同时,系统复杂程度的提高以及各种移动设备的广泛使用,也使得电路功耗开始成为集成电路设计发展的重要瓶颈之一。集成电路的功耗问题已被提到与面积和速度同等重要的地位,低功耗设计已经成为衡量电子产品性能的重要指标。目前,作为主流的CMOS集成电路设计工艺,已被广泛应用在集成电路的低功耗设计中。高性能、低功耗CMOS集成电路的设计方法已成为集成电路设计的一个焦点。本文首先按照动态功耗和静态功耗两大类别,详细阐述了CMOS电路的功耗产生的机理,对各种功耗进行了建模并讨论了功耗优化方法。其次设计一种带隙基准电压源电路,采用二次分压技术,降低了输出电压;同时采用了亚阈值技术,降低了电路的电源电压,进而降低了电路功耗,满足低压低功耗的设计要求,而且电路结构简单,容易实现。本文对降低阈值电压的低功耗设计方法进行深入研究,给出一种衬底偏置技术与准浮栅技术设计相结合的方法,进一步降低电路对电源电压的要求。并以两级运算放大电路为例,对提出的设计方案进行仿真验证。仿真结果表明,运放的最大开环增益约为72.5dB,单位增益带宽为1.5MHz,相位裕量为53°,静态功耗为148μW,基本达到运放的设计要求。