本课题完成的是数字通信中高速位同步器的研究与实现。定时同步是数字通信中的关键技术之一,也是数字通信中的难点之一。在深入理解了定时同步的相关知识后,分析了现在通信中常用的位同步方法,在此基础上首先介绍了自同步法中的锁相法,即介绍了三种锁相法的原理,实现电路图,并对这三种锁相法的性能进行比较,应用范围进行分析,然后选择了一种相对来说各种性能指标都比较好的锁相法,即基于内插的锁相法,对其进行了算法设计,软件仿真,结果分析,并在ISE6.3 下实现了其软件设计;其次介绍了自同步法中的滤波法,即1 比特伪码码同步器,介绍了1 比特伪码码同步器的原理,软件仿真,硬件实现和它的性能;最后介绍了1 比特伪码码同步器整个系统的硬件电路和整个系统的软硬件调。本人的主要工作包括:从原理、性能、适用范围等方面分析了自同步法中的滤波法和锁相法两种定时同步方法。对定时同步进行算法设计软件仿真,结果分析。实现基于内插的位同步方法和1 比特伪码码同步器的软件设计。硬件实现了1 比特伪码码同步器。