随着科学技术的发展,人们对ADC的要求逐渐向高精度、高性能以及单片集成化方向发展。传统的奈奎斯特(Nyquist)ADC受限于采样速率和元器件匹配精度的问题,无法达到很高的精度。而sigma-delta(Σ-Δ)ADC作为过采样ADC,采用低位量化结构和噪声整形技术,再利用数字滤波技术,突破了传统奈奎斯特ADC对分辨率的限制,能够达到很高的精度。Σ-ΔADC包括模拟调制器和数字滤波器,其中模拟调制器对输入信号进行噪声整形,将噪声搬移到高频部分,数字滤波器对调制后的信号进行低通滤波,得到高分辨率的数字信号。数字滤波器作为Σ-ΔADC的重要组成部分,很大程度上决定了模数转换器的速率、功耗和面积,因此对数字滤波器的研究极为重要。本文基于一个3阶前馈Σ-Δ调制器,设计和实现了一款128倍降采样的数字滤波器。本次设计的数字滤波器由级联梳妆滤波器、FIR补偿滤波器和半带滤波器级联组成。其中级联梳妆滤波器采用递归结构,四级级联的方式进行实现,同时进行32倍抽取滤波。针对CIC(级联梳妆)滤波器的通带衰减问题,同时为保证线性相位,设计了一个FIR补偿滤波器进行带内补偿,并且进一步增加阻带衰减且进行二倍降采样。考虑到半带滤波器固定二倍降采样、一半系数为0,且过渡带较陡的特点,采用半带滤波器作为最后一级。在设计中,运用Noble恒等式原理、递归结构、多相分解技术、滤波器系数对称技术和规范符号字编码技术,对各级滤波器进行结构和算法上的优化和改进。在三阶前馈调制器的基础上,对所设计的数字抽取滤波器进行simulink仿真和RTL级代码实现,并对输出结果进行FFT分析。实验结果表明,调制器输出的1bit数字信号带内信噪比为104d B,经过数字滤波器后,信噪比仍然可以达到101.1d B,有效位数16位,设计的数字抽取滤波器实现了128倍信号抽取和良好的带外噪声滤除。最后,利用DC工具完成芯片代码综合,并采用SIMC 0.18um CMOS工艺,进行了后端版图设计,最终版图面积为0.19mm~2。