论文部分内容阅读
红外成像系统在军事、民用和科研等领域有着广泛的应用。扫描型成像系统具有所需探测元少和空间分辨率高的优点。扫描型红外焦平面读出电路是扫描型成像系统的重要组成部分，它将探测器产生的微弱模拟小信号进行放大并处理读出，其电路性能直接影响到成像质量。本论文的研究工作围绕具有时间延迟积分功能的CMOS扫描型红外焦平面读出电路展开，主要研究工作包括：设计了一种基于单累加器结构的288×4读出电路PKU07288；设计了一种基于单累加器结构的64×4读出电路PKU0764。这两种芯片都经过了流片验证，功能正确，性能良好。
本文研究工作的主要创新点有：
(1)提出了一种电荷分享抑制列读出级(Charge Share Suppression Columnreadout stage，CSSC)设计。该设计在列暂存单元中增加了工作在饱和区的MOS管，抑制了积分过程中开关管相关联电容参与电荷分享，从而消除了电荷分享给电路带来的非线性和不一致性。对采用了此设计的读出电路PKU07288和PKU0764进行了测试，线性度均高于99％。
(2)提出了一种具有时间延迟积分(Time Delay Integration，TDI)功能的读出电路实现方式。该读出电路基于单累加器结构，采用开关电容代替势阱对电荷信号进行存贮和传输，降低了信号电荷损失，同时在暂存单元中增加复位电路，以更好地实现对电路的优化。该电路能够实现TDI功能，提高信噪比。同时在电路中采用减背景电流源以提高动态范围。设计的减背景电流源芯片在常温和液氮环境完成了测试，输出电流可在一定范围内编程可调。
(3)提出了一种基于单累加器结构的共用累加器轮流读出(SharedAccumulator and Readout In Turn．SARIT)列读出级和总线结构，可以降低读出电路的功耗，提高各通道输出一致性。该结构中各列的列暂存单元的信号通过列选开关轮流输出到三条输出总线上，同时列读出级中累加器的总数减少为三个，分别累加三条总线上的信号。通过采用该结构有效降低了累加器的数量，降低了功耗和版图面积以及由于各列累加器偏差带来的通道不一致性。仿真结果表明，采用此结构设计的PKlLJ0764的累加器部分的功耗降低为普通结构的约4.7％，模拟部分总功耗降低为普通结构的38.7％。将测试数据和仿真数据进行对比，估计采用此结构的288×4读出电路模拟部分的功耗可以从78mw降为33mw。
(4)提出了一种消除积分电容不一致影响的信号读出方法，该方法通过使列读出级电容跨阻放大器(Capacitor TransimpedanceAmplifier，CTIA)的参考电压和积分电容复位电压相等来消除积分电容不一致性带来的不利影响。通过给跨阻电容两极板提供不同的复位电压，使输出电压摆幅得到改善，从而实现对电路动态范围的提高。