分条电离室是一款用于测量加速器终端束流位置及剖面均匀性的探测器,其特点是通道数多、信号弱且响应速度快,因此需要研制特定的前端电子学和数据采集系统。目前分条电离室采集系统主要是基于NI PXIe机箱和Flex RIO板卡来实现,存在体积大、不利于二次开发等问题,并且随着重离子装置的小型化、集成化和前端电子学的不断升级,该系统已经不能很好的满足实际需求,因此,本文研制了一款基于Zynq的分条电离室数据采集硬件电路系统。根据前端电子学输出信号的特点、集成化要求以及需要实现的功能,该款硬件电路包括ADC采集模块、高速数字IO模块和数据处理模块,为了兼顾设计的灵活性和系统的集成度,模块之间采用了FMC接口的子母板结构。ADC采集子卡支持16通道60MS/s同步采集,主要由前端调理电路、时钟电路、电源管理模块以及HPC接口组成,主要实现模数转换和采样时钟生成的功能;高速数字IO模块采用了基于LPC接口的商用双向高带宽5路IO板卡,用于实现与前端电子学触发信号的交互;数据处理模块主芯片采用Zynq系列中的XC7z100,通过逻辑编程完成对子卡的配置和数字信号控制,在处理器端移植Linux操作系统,实现数字信号的读取并通过千兆以太网将数据发送至上位机,进行存盘和后期分析。数据处理模块设计了33.333MHz、50MHz单端系统时钟,同时为了匹配不同的数据传输带宽设计了125MHz、156.25MHz及200MHz差分时钟,为了对Zynq上电顺序进行了有效控制,设计了载板供电管理网络。除此之外,数据处理载板中还设计了DDR3存储单元和JTAG、SFP、以太网等通信接口。最后对硬件电路进行了系统集成测试。测试结果表明,系统的供电电压偏差小于0.9%,模拟输入电压范围为2Vpp,模拟带宽为102MHz,数据采集的实际有效位数在10bit左右,ADC采集卡动态性能良好,通道间串扰抑制比大于65d B、相位一致性达到0.16°,对地噪声为0.20836m V。在束流模拟测试中,输入电流范围为0～100n A,输出通道的非线性误差小于0.72%,硬件电路的各项指标均达到了设计预期,满足分条电离室数据采集系统的需求。