论文部分内容阅读
高速高分辨率数模转换器(Digital-to-Analog Converter,简称DAC)广泛地应用在无线通信和视频信号处理中,而大多数高速DAC基于电流舵结构,使用单位电流舵单元来转换。DAC的静态性能受由工艺偏差而造成的器件失配所限制,而这可以通过动态元件匹配(Dynamic Element Matching,简称DEM)技术把器件失配的影响降到最小。DEM技术被广泛地应用在多位DAC中来阻止表面上理想的器件之间的失配引入非线性失真,而分段DEM技术允许设计者有效地权衡译码器复杂度和单位电流舵单元的数目。本文基于SMIC0.18μm1P6M标准CMOS工艺,实现了一种14位高速分段电流舵D/A转换器,采样时钟频率约为1GHz。该14位1GHz的D/A转换器采用5-5-4的分段结构,其中高5位和中5位采用低逻辑复杂度、高速和随机可调的DEM译码技术。D/A转换器的设计采用标准数模混合ASIC流程来实现,其中模拟模块单独设计版图并做成宏单元。数字部分即DEM译码电路的设计主要包括算法设计、逻辑综合、物理实现和时序验证。算法设计时采用高速流水线设计,实现了D/A转换器高转换速率的要求。逻辑综合时采用了门控时钟插入和操作数隔离的逻辑级低功耗设计方法。D/A转换器的物理实现过程主要包括设计规划、时钟树综合和布线,同时考虑低功耗的要求、串扰的修复和天线效应的预防。DEM D/A转换器要求设计频率达到800MHz,面积小于2mm2,功耗小于0.5W。最终验证的结果满足设计的时序、面积和功耗要求：DEM译码电路在最差工作条件下的建立时序和在最好工作条件下的保持时序均能达到1GHz; DEM译码电路使用了4446个基本单元,版图面积约为0.15mm2, D/A转换器版图面积1.1mm×1.3mm;总功耗约为400mW。