受宇宙空间中辐射的影响,卫星上的双稳态器件如静态存储器SRAM可能会发生单粒子翻转效应SEU(Signal Event Upset)。SEU可能会造成存储器某一位的数据从一个稳态变化到另一个稳态,而存储器的数据变化又会使星载计算机系统的指令或是数据出错,严重时可能导致整个星载计算机系统的崩溃。因此需要寻找一种办法来纠错或是容错。实现星载计算机容错或纠错的办法有很多,本课题采用的是差错控制编码的方法来对SRAM实现纠错和检错。本文详细介绍了EDAC电路结构的设计过程、仿真过程以及在FPGA上的调试过程,对于减少因单粒子翻转而造成的存储器软错误,提高星载计算机的整体可靠性有着非常重要的意义。本文首先阐述了纠错编码的基本理论,在考虑SEU发生的小概率特点的基础上,论证了各种纠错编码在存储器应用领域的优缺点和可行性,最终选择了(13,8)汉明码来设计纠错电路。然后参考经典的EDAC(Error Detection And Correction)电路提出了一种时序控制方式更为简单,关键路径更短的EDAC电路结构,并用Verilog HDL语言进行了描述。该电路除实现正常的纠一检二功能外还集成了SRAM数据回写功能。采用Actel公司的FPGA对上述EDAC电路进行测试。在设计测试方案之前先对所用的CoreMP7开发板作了简要介绍,然后根据板上现有资源,经过反复的调试和修改,设计了一个测试平台,用该平台可以完成对本文所设计的EDAC电路的功能测试。