论文部分内容阅读
模数转换器(ADC)是现代模拟和数字电路中广泛应用的接口部件，它的设计方法及性能直接影响到进行数字信号处理的物理信号的范围和效果。高速模数转换器广泛应用于雷达、液晶显示驱动、硬盘驱动电路等领域，是近年来的一个研究热点。
本论文在高速模数转换器的设计中，针对电路中各模块电路的各种误差源做了详细深入的分析，并提出了完整的设计方案;另外研究设计了可用于流水线模数转换器的带有低失真采样开关的采样保持电路。
论文的主要研究成果和创新点如下：
1)针对折叠电路的性能和折叠率之间相互制约的问题，提出了级联折叠插值结构模数转换器的完整实现方案。与传统的单级折叠相比，这种结构通过两级折叠达到一级折叠的设计要求，提高了整个折叠电路的精度，降低了折叠电路的带宽限制。
2)采用两个通路的时分方式。在几乎不增加设计难度的前提下，实现了转换速率的倍增。整个时分级联折叠插值结构模数转换器采用HeJian0.18μm、单多晶硅、六层金属的CMOS工艺实现，仿真结果表明整个模数转换器在1GHz的采样频率下可达到8位精度。消耗的总功率为289mW。
3)深入分析采样开关对采样保持电路性能的影响。提出了一种新型的采样开关，进一步改善了采样开关导通电阻的非线性，同时能消除时钟馈通和电荷注入的影响。提高了整个采样保持电路的性能。
4)采用HeJian0.35μm、双多晶硅、五层金属的CMOS工艺实现了一个可用于流水线结构模数转换器的采样保持电路。测试结果表明这种采样保持电路在50MHz采样频率下可达到10位精度。