随着科学技术的不断发展,我国的航天事业取得了巨大进步。空间站的建立和扩大,太空研究探索活动变得越来越频繁,各种信号的采集和转换需要高精度、低功耗且高可靠性的模数转换器来实现。逐次逼近型模数转换器（Successive Approximation register Analog-to-Digital Converter,SAR ADC）具有中高精度和低功耗的特点,是航空航天应用的首选,成为近年来研究的热点。然而,高性能模拟和数模混合电路对辐射效应较为敏感,加固设计十分困难,是辐射效应研究的重点和难点,SAR ADC设计及其加固仍有许多关键技术需要突破。研究表明,随着半导体工艺技术的不断进步,单粒子瞬态（Single Event Transient,SET）效应已经成为集成电路软错误的主要来源。为保证SAR ADC的可靠性,必须对SAR ADC进行抗辐射加固设计。本文结合现有通用SET加固设计技术,提出SAR ADC的SET加固技术方案。首先设计了一款12位2MSPs采样率的通用SAR ADC,通过模拟仿真分析SAR ADC中不同模块的SET敏感性,在此基础上从模块级和系统级提出相应的加固设计方案,解决实际应用对SAR ADC抗辐射性能的要求,在兼顾其性能的同时,提高SAR ADC在辐射环境条件下工作的可靠性。基于以上工作,本文主要研究内容和创新点如下:（1）提出一种基于比较器的数字前台校准算法,对比较器失调和DAC电容阵列中电容失配进行校准,基于此设计了一款12位分辨率,2MSPs采样率的SAR ADC。模拟仿真结果表明,校准前微分非线性（DNL）和积分非线性（INL）分别为-1.3/+1.5 LSB和-13.1/+13.3LSB,校准后微分非线性（DNL）和积分非线性（INL）分别为-0.64/+0.65 LSB和-1.1/+1.3LSB。校准后,无杂散动态范围（SFDR）从54.52d B提升为84.45d B,有效位（ENOB）从8.78bits改善为11.08bits,动静态性能均显著提高。（2）提出一种基于电容阵列冗余位的数字后台校准算法,对电荷重分配型SAR ADC电容阵列中电容失配进行校准,在此基础上设计了一款12位分辨率,2MSPs采样率的SAR ADC。模拟仿真结果分析表明,校准后微分非线性（DNL）的变化范围从原来的-1.1/+1.2LSB变为-0.6/+0.7LSB。积分非线性（INL）的变化范围由原来的-13/+13.1LSB减小为-1.0/+1.1LSB。无杂散动态范围（SFDR）由原来的61.50d B提高24.13d B,达到85.63d B。有效位数（ENOB）从8.23bits提升至11.36bits。测试芯片总功耗为0.3564m W,其中数字后台校准模块占整体功耗的6%,其功耗优值（Fo M）为67.80f J/conv.-step。（3）提出一种独立分段线性电流源故障注入法,对单粒子发生过程进行更加准确描述。从电路级对SAR ADC各模块进行SET效应敏感性分析。研究发现,比较器和SAR控制逻辑内部发生SET效应时对整体性能的影响最大,是抗辐射加固设计重点关注的模块。（4）提出一种针对动态比较器和SAR控制逻辑的模块级SET加固设计方案。对比较器前置放大电路进行分段加固、自动调零加固。对锁存输出级和SAR控制逻辑中的D触发器采用交叉互锁存储单元（Dual Interlocked storage Cell,DICE）结构进行加固。测试结果对比分析表明,加固后芯片具有更好的抗辐射性能,错误率较加固之前显著下降。