半导体产品的最终测试是半导体制造厂的一项必不可少的重要生产工艺。测试机是此生产工艺中将待测器件送往电性测试系统进行功能测试的自动化设备。作为控制着半导体产品测试成本的两个主要因素， 测试系统和测试机都应该尽量达到它的最大能力， 以达到降低产品测试成本的目的。 本论文通过对产品测试成本的理论研究， 找出了从测试设备利用率方面降低测试成本的最佳途径， 提出了为达到数字测试系统具有的最大并行测试能力， 设计一种新型的条式物料并行测试机， 以实现数字产品的密集并行测试。同时通过测试机各功能模块的优化设计提高了测试机本身的利用率。从测试系统和测试机两个方面解决了降低数字产品测试成本的课题。 本论文首先对测试机所需的功能模块常用机构进行了理论分析比较和优化选择， 以寻求各模块结构自身的最佳利用率。在此基础上，根据测试生产线对测试机的具体设计要求，建立了条式并行测试机的总体优化结构。其后，以 SOIC28脚 x 32 并行测试为客体， 对各模块的关键参数进行了相应的实验和详细的结构设计。在获得各关键参数的实验中 采用了先进的仿真实验设计和统计优化方法。取得的可靠数据直接用于测试机结构参数和数据库的建立。 另一方面，为保证测试后产品的质量达到 6σ标准， 在各功能模块的结构和流程细节设计上都予以充分的考虑。 最后通过用新的测试机投入生产得到的数据，分析比较了降低产品测试成本的效果，并对测试机和并行测试技术的前景进行了展望。