本文完成了基于现场可编程门阵列FPGA的多路高速串口的设计与实现。首先给出了DSP+FPGA系统整体设计框架,详细介绍了FPGA与DSP的交互接口,然后重点阐述了基于FPGA的多路高速串口设计与实现,特别给出了串口收发模块采用双端口RAM和FIFO两种不同缓冲机制的详细设计说明。最后阐述了系统扩展模块控制逻辑的设计,主要包括AD/DA、开光量输入、输出模块等,并对各个模块的设计逻辑进行了仿真验证。在本设计中,将所需的串口功能集成到FPGA内部,使得整个设计更加紧凑、稳定且可靠。同时FPGA为DSP提供了丰富的命令状态寄存器,使DSP可以方便灵活的配置查询串口的工作状态,提高了系统的灵活、方便、稳定性。同时也为其它基于DSP+FPGA的嵌入式系统的设计提供一定的参考。