随着半导体制造业不断进步，集成电路的特征尺寸也不断减小，电子设备的工作电压也相应的降低，低供电电路快速发展，并很好地应用到了便携式消费类电子设备。便携式消费类电子设备已经成为人们日常生活中密不可分的一部分。在电子设备系统应用中，电源管理芯片的应用范围十分广泛，发展电源管理芯片对于提高电子设备系统性能具有重要意义，对电源管理芯片的选择与电子设备系统的需求直接相关。在电源管理芯片中，低压差线性稳压器具备大负载、低噪声、高调整率等特点，成为集成电路中一个热门的研究领域。　　本文设计了一个输出噪声为13.8μ VRMS的低噪声低压差线性稳压器。首先，文章对低压差线性稳压器的基本工作原理和基本电路结构进行了简要介绍，随即，对低压差线性稳压器的主要性能参数进行了介绍，并与其他电源管理芯片进行性能比较。此外，分析了LDO系统中的各个关键点和各个模块的工作原理，例如:带隙基准源、误差放大器、偏置电路、启动电路、过温保护电路、ESD保护电路，以及重点分析噪声来源及降噪方法。　　利用CSMC工艺，设计了低噪声LDO电路。采用Cadence仿真软件对整体电路进行了直流、交流、瞬态、噪声、稳态等五种仿真验证，仿真结果符合预期设定的性能指标。　　本课题电路，在完成版图设计后，经过DRC、LVS验证，进行流片。其芯片测试结果表明，电路在输入电压为3.8V-20V范围内，芯片工作正常，且可以稳定输出电压3.3V，达到预期的设计目标。