论文部分内容阅读
作为国防十五预研项目“SoC在新一代战斗机的应用”的一部分，本课题的主要研究内容是采用标准片上总线设计一个以32位嵌入式微处理器为主处理器的片上系统(SoC)。 该系统中采用的IP核主要包括自主研发的兼容Intelx86定点指令集的定点微处理器核和兼容Intelx86浮点指令集的浮点微处理器核，还包括片上ROM核、连接SoC外部的接口等。但这些IP核的接口定义并不符合目前比较通行的几种片上总线标准。作者分别为这些IP核设计相应的片上总线接口，从而使它们符合有关的片上总线的协议规范。 本论文的主要研究工作及研究成果如下： 研究AMBA ASB和AMBA AHB片上总线标准，对其中的各种传输类型的时序进行详细的分析。 在充分了解现有IP核的基础上，设计相应的满足片上总线标准的主设备和从设备接口，并根据需要实现片上总线标准中的各种类型的传输，包括突发传送等。 分析片上总线系统中控制模块的功能，提出设计方案并给予实现。 提出并实现了一种连接ASB和AHB系统的桥接器。该桥接器由两部分构成： AHB ASB桥接器，用于转接AHB主设备发出的对ASB从设备的传输。 ASB AHB桥接器，用于转接ASB主设备发出的对AHB从设备的传输。 建立仿真环境，并设计了一块基于串口的FPGA测试板以及支撑软件，从而实现从计算机的终端观察FPGA的运行状况。 本论文为采用标准片上总线实现片上系统积累了一定的经验，并建立了ASB和AHB两种总线系统模型，以便于以后在系统功能扩展时加入新的模块。桥接器的设计也为方便的实现两种片上总线系统的传输提供了一种很好的解决方法。