论文部分内容阅读
H.264是目前最新的MPEG视频压缩标准,也被称为MPEG-4第10部分。在同等的画质下,H.264比上一代编码标准MPEG-2平均节约64%的传输码流,而比MPEG-4 ASP要平均节约39%的传输码流。和其他MPEG标准一样,该标准只是指定了比特流的语法和解码器的结构,因此编码性能不但取决于标准本身决定,还与编码的实现方法有关。本论文中,在保持与该标准兼容的前提下,提出了一些提高编码性能的方珐。同时本文对实时H.264编码的FPGA实现进行了研究。在算法的研究过程中,利用VC++6.0实现了一个可视化的软件工具。该工具软件可以播放视频序列,并且可以显示运动向量以及图像的边缘信息。 H.264视频编码标准中,帧内编码采用预测、变换、编码的方法。帧内预测有多种模式,由于多种预测模式的采用,大大提高了帧内编码的效率,但同以往的编码器相比却消耗了更多的编码时间,在实时视频压缩的应用中受到限制。本文提出一种基于图像边缘,计算边缘方向的帧内预测模式快速判别方法。在H.264参考软件中采用该方法,通过试验证明在PSNR的损失可以忽略的情况下,帧内编码的时间可节省50%～60%。 在视频压缩中,拉格朗日优化能够大大地提高视频的视觉质量。为了取得最高的编码性能,获得好的图像质量,减小生成的码流,H.264参考软件中采用率失真优化技术。当进行率失真优化时,λ的取值决定了码率和失真的大小。H.264参考软件中λ的取值只与量化参数QP有关,对于不同的视频序列,不能产生最优的优化结果。为了适应视频内容的变化,产生更好的压缩效果,本文在分析了全局率失真优化的基础上,堤出了一种针对帧间编码,能够适应视频内容变化的λ选择方法。 以往视频编码一般用全定制ASIC或DSP实现,FPGA由于其资源有限而未被采用。但DSP运算速度慢;全定制ASIC开发周期长,投片成本高,不灵活;而FPGA可重复使用,设计修改灵活,只要修改用于配置的EEPROM即可实现设计的升级,随着FPGA片内资源的扩展,具备DSP模块,可以实现数字信号处理的复杂算法,而且又有较高的运算速度。而且H.264采用整数DCT变换,整个编码过程中不涉及到浮点数运算,这使得采用FPGA实现H.264编码成为可能。本文对FPGA实现H.264编码进行了研究,提出了基于Altera公司FPGA的实现方案,并用Verilog语言编写了其中的关键部分。主要实现的模块有视频采集部分,变换量化部分,运动估计部分。在利用ModelSim对它们的逻辑进行了验证之后,用QuartusⅡ进行了综合。