随着国内集成电路行业的大力发展和技术创新,无线通信系统迎来了许多的机遇和挑战。作为系统的信号收发部件,在片外实现的传统天线在运用到芯片系统中时遇到许多问题,而随着频率的提高这些问题越发明显,直接通过芯片工艺设计的片上天线成为解决这一问题的研究热点。片上天线所具有的小型化,易集成,低互连损耗的特点也使得它在用于集成电路系统时拥有不错的潜力。由于通常芯片工艺中所用的低电阻率的硅衬底并不适合天线的设计,因此如何消除衬底影响提高片上天线增益成为目前主要的研究方向。此外,将圆极化性能引入片上天线中,提高片上天线信号传输抗干扰能力,实现片上天线在不同环境中的应用能力也是本文的研究目标。本课题的主要研究工作可以归纳为以下两点:（1）研究片上天线圆极化性能的实现方法。在65-nm CMOS工艺中采用切角和开缝的方式实现片上天线的圆极化性能,通过CPW结构中大面积地pad来提升天线的S11和圆极化性能,并对工艺规则中要求的dummy进行仿真分析。最终设计的片上天线尺寸为1×1mm~2,阻抗带宽41.6%（58-90GHz）,在61.5-66GHz频带内轴比小于3d B,相对轴比带宽9.1%,并且在谐振点处有129°的宽波束圆极化性能。在SOI工艺中通过添加寄生枝节的方式代替切角实现片上天线圆极化性能,最终设计的基于SOI工艺的圆极化片上天线的谐振频率在65.75GHz,具有0.91%（65.4-66GHz）的圆极化带宽以及117°的宽波束圆极化性能,并且由于工艺中的高阻硅衬底的影响,片上天线在谐振点处的增益可以达到4.5d Bi。（2）研究片上天线高增益性能的实现方法。在65-nm CMOS工艺的顶层金属M9上设计具有分形结构的微带贴片天线,并用底层金属M1设计人工磁导体,在芯片顶部加介质谐振器以提高片上天线的增益。最终设计的片上天线的面积为1.5×1.5mm ~2,阻抗带宽为52.63%（42-72GHz）。片上天线在60GHz实现2.7d Bi的峰值增益,其中人工磁导体和介质谐振器使得片上天线的增益提升2.5d B。除了加载人工磁导体和介质谐振器的办法,还通过采用Ga As工艺以消除低阻硅衬底引入的损耗,设计出具有高增益的片上天线,最终片上天线在谐振点63.4GHz处实现4.8d Bi的增益,完成测试台的搭建并进行片上天线测试,其中S11参数的仿真与测试结果具有较高的吻合度。