近年来，便携式设备发展迅速，特别是对小型化、智能化的便携式设备需求越来越大。在各类非接触式IC卡和手持设备的应用中，要求其中芯片的速度越来越快，智能化程度越来越高，这必然导致芯片的功耗呈指数增加。低功耗逐渐成为与芯片面积和时序同等重要的设计目标，在特定领域，功耗指标甚至成为第一大要素。因此低功耗设计技术逐渐成为当今SoC设计中的主流技术，尤其是对功耗要求苛刻的非接触式IC卡芯片。　　 本文详述了芯片低功耗设计的研究意义及国内外研究现状，特别针对非接触式IC卡芯片工作的特点，总结了非接触式IC卡芯片对功耗的特殊要求。讨论了非接触式IC卡芯片在系统级、逻辑级、电路级以及版图级各个设计层次的功耗优化策略和方法。在不同的低功耗设计方法之中，降低芯片的供电电压是降低非接触式IC卡芯片功耗的最直接方法，电源关断技术是降低非接触式IC卡芯片静态功耗最有效的方法之一。本文深入研究了非接触式IC卡芯片低功耗设计技术中的这两种方法，最后基于HHNEC0．13um工艺，采用CPF（Common Power Format）格式进行低功耗设计意图和约束条件的定义，并采用Cadence公司全流程设计工具，完成了基于多电压、电源关断技术的非接触式IC卡低功耗测试芯片的设计。包括测试芯片整体架构设计和主要单元的设计，并对芯片版图进行整合及验证。　　 本文的创新点即在设计中同时采用了多供电电压及电源关断技术，同时电源关断过程中采用保持寄存器对关断前的数据进行了保存，以便在重新恢复供电时，恢复断电前的数据。最后对测试芯片进行了功耗分析，在不同工作模式下，对于单个可关断的电源域静态功耗可以降低60％以上，对于全芯片的静态功耗可以降低55％左右。