近年来,单芯片超高频射频识别读写器取得了较大的发展,这些发展有效地降低了读写器的成本和体积,同时增加了系统灵活性。由于射频识别系统在便携式应用场合的需求日益增加,读写器芯片的低功耗设计成为一个十分重要的研究课题。本论文针对低功耗应用下的读写器芯片中的模数转换器模块,完成了从系统架构分析与设计,到模块电路设计,再到硬件实现及测试验证的整个流程。在系统分析与设计阶段,主要有以下创新点和成果：1.对单芯片超高频射频识别读写器的系统要求进行了分析,计算出模数转换器的具体设计指标。2.根据模数转换器的具体设计指标,结合不同类型的模数转换器的结构特点,确定了功耗最优的逐次逼近型模数转换器结构。3.总结和概括了逐次逼近型模数转换器的各种系统架构,分析和比较了它们各自的优缺点,提出了满足设计指标及功耗最优化原则的最终方案,即采用顶极板采样、全差分输入和异步时序逻辑的方案,并且对该方案中的各种非理想因素,包括电容阵列的比例失配和寄生、时序约束关系及电路噪声等进行了分析,以便于进行具体的电路设计。在电路设计阶段,主要有以下创新点和成果：4.采样开关的电路采用了自举结构,以满足转换速率及线性度的要求。5.为了满足低电压(1.2V)的系统要求,高速动态比较器采用了双轨结构,从而减少了电源与地之间的MOS管数目,同时有效地将输入与输出信号隔离开来,大大减小回踢噪声(kickback noise)的影响。6.异步时序电路的设计通过覆盖不同的工艺角来满足时序约束关系。在芯片测试阶段,主要有以下创新点和成果：7.通过将测试结果与仿真结果对比分析,并做出各种假定进行推断,最终发现了主要的误差来源—比较器的动态失调。8.对原先的比较器电路进行了改进,采用预放大+锁存器(latch)的结构,保证失调电压在比较判决过程中稳定不变,通过仿真验证,动态失调电压的影响被消除了。芯片在SMIC0.13um CMOS工艺上实现,核心电压为1.2V,核心面积只有0.254mm2。测试结果显示,在输入信号带宽内(小于2MHz),模数转换器的有效位数可以达到8位,较好地满足了设计指标要求。同时,芯片的整体功耗仅为801uW,实现了功耗最优化的目标。