超高速CMOS数模转换器(DAC)作为核心器件,在移动通信系统、高性能雷达成像系统、高性能图像处理等领域被广泛的应用。DAC的采样率作为核心技术指标直接决定着信号处理系统的性能,关系到我国航空航天、通信雷达和图像处理的高速发展,同时也是VLSI技术的前沿热点和研究难题。因此,我国在高速高分辨率数模转换器关键技术方面的相关研究和芯片研制刻不容缓。本文基于SMIC 0.18μm 1P6M标准CMOS工艺,研制了一款14位3GS/s双通道分段电流舵数模转换器。这款DAC按照4+10的分段架构,其中高4位创新性的采用动态单元匹配(DEM)随机译码技术实现高位电流源的随机化,降低工艺失配引起的静态和动态性能下降的影响,低10位采用传统二进译码,简化译码电路的设计。3GS/s的采样率指标是利用双通道内插技术达到的,采用高速LVDS接口实现两通道采样率为1.5GHz的数据流的接收。开关电路采用差分四相开关结构,有效减小DAC在高频应用下SFDR降低的影响。电流源采用两级Cascode结构,在获得更高输出阻抗的同时也减少开关馈通效应对输出端电流的影响。片外高速时钟信号是由单稳态伪差分电路结构完成接收的。并且时钟交叉点的调整是通过片内集成的SPI接口实现,通过开关编码电路优化开关控制信号的交叉点,同时降低开关毛刺对输出的影响,进而提高了DAC的动态特性。通过片内集成的带隙基准产生与温度无关的基准电压和基准电流,用来产生DAC稳定的全局偏置电压。本文所设计的14位3GS/s双通道分段电流舵数模转换器采用3.3V/1.8V双轨供电电源,输出为全差分结构,总体设计输出电流为20mA,并能够实现10mA~30mA编程可调。差分输出电压由总电流通过25Ω的负载电阻得到,利用变压器将差分输出电压转换为单端输出,进一步减小偶次谐波对DAC性能的影响,得到摆幅为1V的输出波形。在Cadence平台下,完成了DAC整体电路的仿真设计以及版图布局。对本文中的超高速电流舵数模转换器完成了MPW流片,整体芯片面积是2.62mm×3.14mm。在100MHz模拟正弦波输入采样率为3GS/s下,可以达到78dB的无杂波动态范围,整个DAC芯片的建立时间是2.4ns,整体芯片功耗是527.4mW,从而可以满足通信系统应用中高速、高精度、低建立时间和低功耗等的应用指标要求。