计算机系统中的各个功能部件的数据交换都是通过总线来实现的,所以总线的速度对于整机的性能有着巨大的影响。目前应用最广泛的系统总线是PCI总线。随着技术的发展,PCI总线慢慢成为了整个系统的瓶颈。正是基于种种不足和计算机的应用需求,Intel提出了替代PCI总线的第三代总线技术—PCI Express。　　PCI Express即第三代通用IO总线(3GIO),与前任总线(PCI/PCI-X)相比,在总线结构上采取了根本性的变革,以满足现在的及将来的处理器和外围设备提出的更高的带宽要求:它采用基于数据包交换的点对点串行双通道传输技术,提供了高带宽;可灵活扩展的IO互连;基于信用(Credit)的流量控制协议可消除因接收缓冲器溢出而导致的丢包问题;重发功能则可确保数据传输的高度可靠性;同时还支持设备热插拔和热交换及软件层保持与 PCI兼容等具有的鲜明技术特点。高性能与低成本的结合很好的满足了当前和未来 IO带宽的需求,具有良好的应用前景,对其展开研究和应用是相当有意义和价值的。　　针对端点的设计,本文主要分为理论、设计和仿真验证三大部分。　　理论上首先从分析PCI Express的协议出发,按照作者的理解,介绍了PCI Ex-press的总线的技术特点、系统架构、体系结构及其物理结构与接口规范,对其发展前景给出了预测。对PCI Express端点及接口的关键实现技术进行了深入研究,重点说明了PCI Express物理层、数据链路层和事务层的逻辑设计方案和关键实现技术。　　在设计实现部分,采用Xilinx公司的Virtex-5 LXT FPGA设计实现了符合PCI Express协议的 PCI Express端点功能和串行接口方案,同时设计了一套用于测试验证PCI Express端点及其接口的硬件实验平台。实现的收发器理论上能提供100Mbps-3.2Gbps的串行连接。　　最后为了充分保证设计的正确性,对其进行了验证。本次验证工作中结合 PCI Express的实际情况,做了许多有效的改进,证明设计实现的可行性和正确性,得到了十分理想的结果。