随着信息时代的不断发展,数字信号处理越来越成为热门的研究领域,而模数转换器（Analog-to-Digital Converts,ADC）作为模拟世界与数字信号之间的重要纽带,其发展越来越受到人们的重视,并已经在无线通信、雷达、医疗仪器、液晶显示等领域有着大量的应用。在数字通信高速发展的状况下,设计高速、高精度的模数转换器成为信息产业发展的关键。折叠插值式ADC由于其结构简单,且具有高速、高精度等优点,近年来得到了广泛关注与研究,具有良好的发展前景。本文设计了一种12位1.6GSPS的折叠插值ADC,并对其进行了研究与分析。本文首先阐述了课题的研究背景、内容及意义,对国内外ADC的发展状况进行了介绍。其次概述了模数转换器的原理以及分类,对其各种结构进行了比较。然后介绍了折叠插值ADC的工作原理,并对各个模块的基本结构及非理想因素进行了分析。基于0.13μm的BiCMOS工艺,设计了一种无数字校准电路的折叠插值高速ADC,该电路采用新型4级级联折叠插值结构,消除了粗通道的影响。主要结构包括采样保持电路、参考电压电路、折叠电路、插值电路、比较器电路以及编码电路等模块。在采样保持电路中,设计了一种射极跟随SEF开关,可以实现高速、高精度的信号采样,且具有很高的线性度。在采样开关前后端均增加了缓冲器,隔离了信号输入与输出,同时为后级电路提供了大的驱动电流。在折叠电路设计中,使用了平均技术,增加了冗余放大器,提高了折叠曲线的线性度。在插值电路设计中,使用环形电阻网络作为插值电阻,抑制了边界效应,减小了过零点的偏移。采用0.13μm BiCMOS工艺,在Cadence Spectre环境下,对电路进行仿真与分析。在采样频率为1.6GSPS下,输入频率为793.87MHz,幅度为0.5V_pp的信号,仿真得到无杂散动态范围（Spur-Free Dynamic Range,SFDR）为71.3dB,信号噪声失真比（Sigal to Noise and Distortion Ratio,SNDR）为62.5dB,有效位数（Effective Number of Bit,ENOB）为10.16bit。仿真结果表明,本文设计的高速、高精度ADC达到了预期设计的目标要求。