本文根据高端核心路由器155Mbit/s POS接口的需求,提出并实现了一种基于ASIC+FPGA的设计方案。该接口卡是核心路由器的一个8路155.52Mb/s的光接口板,主要完成8路155.52Mb/s的光信号的光电转换、线路的时钟和数据的恢复、串并转换、帧映射等数据链路层的转换,并以PPP的封装形式通过SPI3总线或SPI4.2总线与不同的网络处理卡完成通讯。同时进行物理层和数据链路层运行、维护和性能监视等信息的提取和操作,通过CPU端口向网络处理器报告该单板及线路的工作状态,包括光收发模块、时钟和数据恢复、POS映射、EPLD、FPGA等部分。其中FPGA逻辑设计是本单板的关键技术,主要功能是完成接口Framer和网络处理器之间的数据转发,接收来自Framer的各个端口的PPP帧上送给网络处理器,并将网络处理器发送的Framer帧送往Framer,既而送往端口155Mbit/s POS Framer。芯片PM5351相应每个端口的FIFO深度有限,容易成为丢包的瓶颈,FPGA作为队列管理和数据转发外,其内部较大容量的RAM提供了较大的存储空间,起到了较好的缓存作用。最后在Modulsim软件上面跑不同的测试序列进行仿真并且给出了仿真结果。目前该方案已经在国家863项目高端核心路由器上成功应用,完全达到预期的设计目标,系统性能稳定。