第五代移动通信技术(The 5th Generation of Mobile Communication,5G)对空口技术提出了更高的要求,传统的正交多址接入技术,需要为每个接入的用户分配正交的资源从而降低接收机的复杂度,在频谱资源日益匮乏的当下,这显然会极大限制接入设备数量。为了更好地满足未来通信需求,非正交多址接入技术成为了5G空口技术的首选方案之一,其中包括稀疏码多址接入(Sparse Code Multiple Access,SCMA)。SCMA借助稀疏码本可以有效提升频谱利用率,增加用户接入数量。为了SCMA技术产品化,研究SCMA的硬件实现具有实际应用价值。因此本文对SCMA上行接收机展开研究,探索适合FPGA实现的接收端检测算法并加以实现。本文首先为SCMA接收机设计一种低复杂度的检测算法,针对传统的MPA算法复杂度较高的问题,分别从减少参与迭代节点和数学推导两个角度优化,提出了DFG-MPA与并行计算的Maclaurin-LOG-MPA两种算法。DFG-MPA通过设定合理的阈值,可以提前将节点从迭代中剔除,从而降低译码复杂度,同时保持良好的译码性能。从仿真结果看,当阈值设为0.3时,BER性能与传统MPA在最大迭代次数为3的情况下相近,但是节点平均迭代次数却低于3次,说明该算法确实有效。Macluarin-LOG-MPA在LOG-MPA的基础上采用Maclaurin级数消除非线性计算,相比LOG-MPA计算复杂度下降明显,而性能却十分接近,比性能最差的MAXLOG-MPA要好0.5d B左右。接着本文通过仿真证明了三种算法在并行计算的条件下,均能够保证性能良好。进一步的,本文综合两种算法的优势,设计一种适合FPGA实现的消息检测方案,降低译码复杂度,同时浮点仿真结果表明该方案性能没有明显下降。最后,根据前面提出的消息检测算法的定点仿真结果,本文提出了一种降低译码时延的FPGA实现结构,改进存储结构,提高了数据读取和运算效率。基于硬件结构,采用Verilog语言实现了SCMA接收硬件电路,Modelsim仿真结果显示本文的设计功能和时序正确。电路综合结果表明本文方案相较于传统接收机方案,资源占用率基本没有增加,而系统最大时钟可达到220MHz,系统吞吐量显著增加。同时测试结果表明系统译码结果与定点仿真结果基本一致,满足设计要求。