本文对集成电路制造缺陷模型、由制造缺陷导致的软、硬故障的作用机理、软故障对电路可靠性和成品率的影响以及由制造缺陷导致的电路成品率的损失和可靠性下降之间的关系进行了系统的研究，主要研究结果如下： 可靠性和成品率是影响半导体生产的两个主要因素，本文首先从集成电路的可制造性工程理论出发，讨论了制造缺陷在影响集成电路功能成品率、参数成品率和可靠性方面的作用。然后从实际芯片的缺陷类型中抽象出了丢失物缺陷、冗余物缺陷以及介质针孔缺陷的几何模型，给出了缺陷的粒径分布模型和由缺陷引起的软故障和硬故障的模型。 在深亚微米和超深亚微米条件下，互连线失效仍然是电路失效的主要因素之一。本文从互连线失效的电迁移模型出发，考虑到缺陷存在时，由局域缺陷导致的开路软故障对互连线可靠性的作用，给出了缺陷统计分布情况下新的互连线寿命模型。 关键面积的计算是成品率估计的基础。本文基于多边形膨胀收缩理论给出了一种新的软、硬故障关键面积计算方法，该方法首先将VLSI中的互连线分成导电通道和接触区两部分，然后分别计算其软、硬故障关键面积，最后将这两部分相加起来得到总的软硬故障关键面积。最后以一个4x4的移位寄存器为例，验证了该方法的有效性，最后的模拟结果给出了在不同粒径时，软、硬故障对电路性能影响程度的比较。 集成电路的成品率和可靠性的关系一直是人们关注的问题。本文首先根据缺陷的产生机理推导出了一种更精确的离散的成品率模型，然后结合该模型给出了成品率和可靠性之间的表达式，该表达式中同时考虑了与设计有关的参数，如线宽、线间距等，以及与工艺有关的参数，如缺陷的粒径分布等。 本文提出的新的互连线寿命模型对集成电路可靠性的评价有重要意义；所提出的关键面积计算方法有助于正确地进行成品率计算；而利用给出的可靠性和成品率关系的定量描述，又可以从电路的成品率估算它的可靠性。