随着计算机硬件技术的不断发展，处理器的微体系结构设计作用日趋重要，微体系结构验证平台为研究和设计微体系结构提供了支撑环境。目前，现有的微体系结构开发验证平台大都存在成本高、不可重构或者只能通过软件环境进行验证等问题。　　首先，本文介绍了微体系结构开发验证平台的发展现状，指出了现有平台存在的问题；进而介绍了软核处理器的发展现状以及分类情况，并选取了一种开源软核处理器OpenRISC作为平台的验证对象。同时对OpenRISC处理器的体系结构进行了分析，重点讨论剖析了流水线和高速缓存技术。　　然后，构建了一种针对处理器微体系结构的功能及关键技术进行验证的硬件平台，该平台拥有完整的软硬件系统，其中，硬件部分分为核心板和底板，核心板部分以FPGA芯片为核心，在FPGA芯片上实现待测试处理器以及监控单元，底板部分则用来实现核心板与上位机之间的通信以及硬件平台上的可视化显示、系统工作所必需的电源等功能;同时在Microsoft Visual C++环境下设计了运行于上位机的与该平台相适应的微体系结构性能分析软件，该软件的具体功能是在上位机以可视化的形式显示待测试处理器的指令流水工作过程并且对高速缓存的命中率等性能指标进行监控计算，将结果显示在终端界面上。　　接下去，本文详细阐述了验证平台中的FPGA芯片上的监控模块的设计。在研究剖析了开源软核处理器OpenRISC的Verilog源代码的基础上，在ModelSim仿真软件上对待监测信号进行了仿真分析并使用Verilog硬件描述语言设计了两种FPGA片上监控方案：独立监控模块和片上双核监控系统，分别对流水线和高速缓存技术中涉及到的关键信号进行实时采样并同步传送到上位机。　　最后，将该软核处理器移植到现有开发板上并在开发板上对其进行了评测，通过上位机正确监测到了相关数据，从而验证了该微体系结构验证平台的基本功能。