近年来,随着我国高速铁路的飞速发展,越来越多的人们选择高铁作为主要的出行方式,这对列控系统提出更高的安全与可靠要求。列控安全计算机作为列车控制系统的关键组成部分,负责处理列控系统安全应用的核心数据。通信总线作为安全计算机平台的"神经网络",保证安全计算机内部各个功能单元安全可靠通信。本文参照安全通信的相关国际标准,在安全计算机平台内部的通信总线采用时间触发通信总线。它的研究对于实现下一代列控通用安全计算机具有十分重要的意义。本文首先根据列控安全计算平台的实际需求设计时间触发通信总线。总线的物理层借鉴航空总线ARINC659总线的特点,设计一种高可靠、灵活配置、可扩展的总线。在数据的链路层中提出一种同步管理机制来保证多个通信节点的时钟同步,同时提出一种多主轮询的通信调度算法来确保每个通信节点在确定的时间里发送消息。在数据传输的过程中,采用差错控制策略,主要分为两个方面,一个是检错,确定当前数据帧是否是正确;另一方面是提出一种改进型的重发机制实现差错控制,保证数据通信的可靠性。将链路层的数据封装成固定格式的数据帧,方便系统的上一层进行透明传输和数据校验。然后,结合时间触发总线的并发性与时间确定性的特点,选用确定随机Petri网进行形式化的分析。首先分析通信总线针对各种风险采用的防护措施,建立总线时间触发机制的故障模型,证明这种机制可以有效地防护总线通信的各种风险。同时分析时间触发总线重发机制的实时性,通过对比不同重发次数的可靠性与延迟性,本文选取总线重发次数最多为3次。最后,采用Verilog HDL语言进行FPGA编程实现总线链路层数据帧组帧和解帧模块、时间触发机制的时间管理模块、链路层协议与上层通信协议转换模块、以及总线串并转换模块。在程序实现过程中采用Modelsim软件仿真各个模块,观察功能模块的时序图是否正确。在板级验证中采用逻辑分析器SignalTapII抓取FPGA内部管脚的时序图,观察时间触发总线是否正常运行。本文采用形式化建模与实物仿真相结合的方法,验证时间触发通信总线可以满足铁路信号安全通信要求,同时总线IP核的实现提高通信总线的移植性与扩展性,保证其适用于不同平台,为实现列控安全计算机的通用性提供基础。