论文部分内容阅读
随着晶体管尺寸的不断缩小,当传统CMOS晶体管的尺寸缩小到20nm以下时,一方面器件的漏电流会急剧加大,漏功耗所占总功耗的比例变大;另一方面电路短沟道效应变得更加明显,影响器件的阈值电压和亚阈值摆幅等,极大的限制了电路性能的提高。这时急需要找到一种新型器件替代传统CMOS晶体管。Fin FET器件(鳍式场效晶体管,Fin Field-Effect Transistor)是一种新型的3D晶体管,Fin FET器件的沟道采用零掺杂或是低掺杂,其沟道被栅三面包围,这种特殊的三维立体结构,增强了栅对沟道的控制力度,极大的抑制了短沟道效应,从而抑制了器件的漏电流。基于Fin FET器件的这些特点,本论文以Fin FET器件作为研究对象,首先研究一种双阈值独立栅Fin FET器件,然后基于该器件设计一系列的数字电路。在本论文中,我们主要对以下几个方面的内容进行研究:1、研究Fin FET器件参数对器件特性的影响。研究阈值电压、亚阈值摆幅、导通电流、漏电流等器件性能与栅功函数、体硅厚度、栅氧层厚度之间的关系。通过它们之间的关系,确定高阈值和低阈值Fin FET器件的器件参数。2、对器件参数进行工艺波动分析,观察栅功函数、体硅厚度、栅氧层厚度和沟道长度等器件参数波动对阈值电压、导通电流、漏电流等器件性能的影响;然后通过蒙特卡洛仿真进一步观察电路的抗偏差性能。3、用Hspice软件对Fin FET器件进行仿真得到电流特性曲线,然后使用TCAD软件对Fin FET器件进行了仿真验证。找到关系曲线中电流相对电压变化最快的地方,确定为阈值电压。Fin FET器件的阈值电压分为高阈值和低阈值两类,其中高阈值Fin FET晶体管相当两个Fin FET晶体管串联,低阈值Fin FET晶体管相当两个Fin FET晶体管并联。确定高低阈值Fin FET晶体管的工作和关断情况;从而测出高低阈值Fin FET晶体管的导通电流和漏电流。4、研究Fin FET器件构成电路的结构形式。利用独立栅Fin FET器件构成静态互补逻辑门电路、差分级联电压开关逻辑门电路、4比2压缩机、一位全加器、触发器、十进制计数器和存储单元。比较独立栅(DG,Dual-gate)和同栅(SG,Short-gate)两种模式下电路的性能。论文采用的实验方法是,调节BSIMIMG工艺库中器件参数,采用蒙特卡洛的方法观察器件和电路的抗偏差性能,并用Hspice软件观察器件参数对器件性能的影响。调到最优参数后,用独立栅Fin FET器件设计上述的几种电路,进一步研究独立栅Fin FET电路的各项性能的优越性。仿真数据表明,基于BSIMIMG工艺库的双阈值独立栅Fin FET器件构成的电路相对同栅Fin FET电路,能耗延时积至少能降低约10%,电路整体性能的到了提高。此外,独立栅Fin FET电路能够有效的降低电路中晶体管的个数,减少版图面积。器件模型和电路研究结果为可以为工业生产提供一定的理论基础。