目前,数字电视日益成为人们关注的焦点,而限制其发展的一个主要因素是没有一种适合数字电视广播系统的视频压缩编码算法和传输标准。随着研究的一步步深入,“活动图像专家组”(MPEG, Moving Picture Experts Group)于1993年提出了MPEG-2压缩编码标准,该标准对数字电视的发展起到了决定性推动作用。本文采用Top-Down方法,首先分析了MPEG-2解码芯片的设计要求和整体结构,并在这个背景下,采用Verilog硬件描述语言完成了AMBA总线,DMA控制器和UART接口三个模块的RTL代码,使之符合这个SOC架构。然后,利用Modelsim软件,对上述三个模块进行功能验证和设计优化,同时在测试激励程序(testbench)中加入systemverilog的断言语法,方便在模拟时能够及时捕捉错误,并且迅速准确的定位错误所在,大大简化了纠错工作。最后,使用QuartusⅡ的Mega Wizard插件管理器定制单端口的ROM和SRAM IP核,编写带有AHB接口的ROM控制器和带有APB接口的SRAM控制器,并且将其和上述三个模块集成整合,搭建相应的FPGA平台,同时嵌入Minimips使之成为一个最小系统,借助软件组提供的Firmware,对AMBA总线、DMA控制器和UART接口进行软硬件协同验证。在经过充分的功能仿真,FPGA验证和软硬件协同验证后,MPEG-2解码芯片采用SMIC 0.13um工艺库进行流片测试,目前这三个模块工作性能良好。本文的实验结果表明AMBA总线,DMA控制器,UART接口在27MHz、108MHz、150MHz频率下都可以正常工作,能够满足数字电视标清和高清两种标准。