根据美国能源部的报告，预计E级超级计算机系统规模将达到十万节点，如何将如此众多的节点有效互连起来，以充分发挥整个系统蕴含的计算性能，成为互连网络亟待解决的问题。面对严峻的扩展性挑战，无论在直接网络还是间接网络中，网络设备都从单一交叉开关逐渐发展为多层级联结构，在局部形成对全系统透明的隐性网络层次。随着系统规模的不断增大，包含隐性层次的网络结构将是未来不可避免的发展趋势。　　隐性网络层次的出现导致了实际拓扑与目标逻辑拓扑不一致的情况，这可能使得网络中出现拥塞、死锁等问题。目前的互连网络设计方法仍然遵循以往的传统，将网络视作单一拓扑，忽视了局部隐性网络的存在。因此，本文提出局部隐性网络与系统网络协同设计的方法，解决隐性层次导致的问题。　　在直接网络中，为了增强多核处理器的众多核心与片外网络的通信能力，可以为片上增加多个网络接口，将片上网络直接接入系统网络，并省略原有的路由和交换模块，改用片上网络进行全局流量的路由。这种做法在增强处理器核的网络访问能力的同时，也使得网络的隐性层次增加，进而导致路由复杂和死锁问题。本文提出了一种片上Mesh网络与系统域Torus网络的协同设计方法，通过协同的拓扑和路由算法设计，将避免死锁所需虚通道数量从O(n)降低到O(1)，并提出了片上与系统域网络边界连接的优化方法。　　在间接网络中，由于高阶网络成为未来的主流趋势，交换芯片和交换机也朝着高阶方向发展。然而原有的体系结构无法满足高阶网络对端口数量的需求，提升端口数量的设计方案使得交换芯片和交换机内都出现了层次化结构和局部拓扑。多端口交换机的内部多级网络成为系统域网络中的隐性层次，导致逻辑拓扑与实际物理拓扑失配的问题。本文基于流行的dual-clos结构，通过协同设计的方法，在拓扑结构本身性能已经接近理想情况的基础上，将其性能进一步提升7％。　　为了开展面向隐性层次网络研究，本文还开发了大规模并行模拟器，支持复杂层次拓扑的灵活构建，并实现了线性并行模拟加速，为未来进行更复杂结构的包含隐性层次网络研究提供了平台。