随着信息化社会的发展,人们对现代电子产品提出更高的要求,而传统的计算方式日渐显示出各自的局限性。现场可编程门阵列(Field Programmable Gate Arrays, FPGA)的推出带动了可重构技术的发展。利用FPGA设计的动态可重构系统,以尽可能少的资源实现复杂的电路功能,具有开发周期短,灵活性好,性能高等特点,存在很高的研究价值。可重构技术作为现代数字电路设计的新型技术,成为国内外学者的研究热点。针对带有微处理器的局部动态可重构系统,本文的研究重点是系统的设计流程及其任务调度算法,给出具体的实现方案并进行实验验证和分析。主要工作有：深入研究了FPGA芯片内部结构和重构原理,分析比较现有的动态可重构系统设计方法,采用一种基于早期获取局部可重构(Early Access Partial Reconfiguration, EAPR)的动态可重构系统设计流程,利用ISE, EDK, PlanAhead, ModelSim等开发工具完成了局部动态可重构调制系统的设计。设计的可重构调制系统利用内嵌的PowerPC微处理器控制系统的重构过程,实现了ASK, FSK, PSK三种数字调制方式的重构。最后将设计下载到Xilinx ML403开发板上验证,提高了系统的资源利用率,缩短了重构时间。针对动态可重构系统具有CPU和FPGA两种计算资源,将系统任务设计成具有软件和硬件两种执行方式的混合任务,提出一种混合任务调度算法。算法采用的单CPU系统模型只有一个配置端口,并将可重构资源划分为几个相同的重构区域,硬件任务分为配置阶段和计算阶段,可放置在任一区域。算法通过计算并比较任务分别以软硬件执行的最早结束时间,适当地将任务转移到CPU执行。通过实验比较算法在调度成功率和系统运行时间上获得的改善。