论文部分内容阅读
在射频收发机前端中,频率综合器是非常重要的组成部分。频率综合器的性能决定收发机的关键指标。锁相环频率综合器系统利用反馈控制及数字辅助使压控振荡器快速产生高纯度和高分辨率的输出信号。以此为目标进行的环路参数和模块电路设计优化需要综合考虑,不可分割。本文根据GSM、WCDMA等广泛应用的协议对频率综合器性能要求,从系统参数及模块设计优化噪声性能,兼顾环路锁定时间,具体研究工作体现在如下方而：在介绍ΔE分数分频锁相环频率综合器系统模型及分析协议对其性能要求后,明确模块性能及系统参数对频率综合器噪声性能及环路动态性能的影响,指导系统参数制定以及模块电路设计。为了满足噪声性能要求以及环路参数稳定性,设计了一种低噪声电容电感压控振荡器,采用更为简单的方法计算恒定增益等间距电容尺寸。为了优化噪声性能提出用于一种单圈电感结构,并使用精简双π模型用对其品质因素分析优化；提出一种差分压控电容结构优化品质因素。该低噪声振荡器采用SMIC 0.13μm1P8M MMRF CMOS设计流片,工作于1.0V,当载波频率为6.35 GHz时1 MHz频偏处相位噪声为-120.14 dBc/Hz, FOM值为-192.13 dBc/Hz。提出一种精度自适应自动频率校正算法,用于一种变带宽频率综合器结构在频率校正同时进行压控振荡器增益自动校正。理论分析和仿真验证,精度自适应自动频率校正算法应用于环路控制可以在频率校正同时校正压控振荡器增益。锁定后,压控振荡器以及电荷泵的工作点为参考电压预先设置,此时压控振荡器增益变化小,电荷泵充放电电流匹配性好,环路非理想因素被抑制,环路参数稳定。然后,提出一种新型时间窗相位开关预分频器,克服传统相位开关预分频器存在输出毛刺、输出信号不确定等问题,该分频器工作稳定,比传统结构更好的克服工艺、电压以及温度(PVT)变化的影响。在对鉴频鉴相器/电荷泵性能进行详细分析和电路设计后,设计并测试一种5GHz低噪声频率综合器,采用SMIC 0.13μm MMRF 1P8M工艺流片,载波为5GHz时在1 MHz频偏处相位噪声为-122.45 dBc/Hz,25 MHz参考杂散-69.5 dBc。