论文部分内容阅读
随着集成电路规模和设计复杂度的增加,验证已经成为集成电路系统设计开发过程中必不可少的一项重要环节,并占据了大概70%的设计时间。由于FPGA能够真实的模拟设计中硬件的功能,最贴近于设计,并且可以快速验证芯片的的逻辑功能以及部分性能,特别是近些年FPGA芯片的性能不断增强,因此FPGA原型验证技术被越来越多的工程师所采用。在阵列型红外读出电路(ROIC)系统设计过程中,随着阵列规模的增大,电路通常难以进行大规模系统级仿真,因此无法有效地评估电路系统的功能以及性能,迫切需要开展基于FPGA的ROIC阵列电路的验证工作。本文采用FPGA原型验证技术对ROIC电路进行硬件验证及测试。首先,通过分析ASIC和FPGA物理架构的不同,论文完成了ROIC电路的Verilog代码生成以及修改移植工作,并针对FPGA难以实现数模混合电路的问题,本文基于FPGA中的PLL设计了一个多相高频时钟电路,完成ROIC电路中的模拟电路-低段TDC电路的替换工作。然后,本文对现有的多种系统架构进行分析阐述,并结合特定的设计要求,基于FPGA进行ROIC电路系统架构验证,从面积、功耗、误码率等方面评估系统架构性能优劣,选择TDC局部共享型架构作为64×64 ROIC电路系统架构。最后,在此基础上,采用“模块级-系统级”验证方法进行64×64 ROIC电路功能和关键性能验证。本文采用ISE软件进行ROIC电路的FPGA实现和仿真验证,并通过NEXYS 4验证平台进行板级调试验证。仿真验证结果表明,原有ASIC设计具有多处逻辑设计错误,经修改后重新进行验证,最后的板级验证结果表明,64×64 ROIC电路功能正常,无逻辑错误,并能够实现1ns的时间分辨率。通过FPGA验证结果分析,基于FPGA的ROIC系统验证可以有效验证ROIC电路的系统架构性能,快速发现并解决ASIC设计的逻辑错误,准确验证电路的功能和时间分辨率性能。