测试是贯穿数字集成电路（Digital Integrated Circuit,Digital IC）整个生命周期的核心环节。可靠的测试技术有助于缩短开发周期,提高产品的良率和减少开发成本。然而,随着集成电路的制造工艺不断进步和发展,单一电路的规模越来越大,电路的内部结构也越加复杂。这给测试带来了新的挑战。基于这种情况,结合新兴技术对集成电路测试方法进行优化升级已成为行业的热点。自动测试向量生成（Automatic Test Pattern Generation,ATPG）作为一项在数字集成电路测试中十分重要的技术,通过对电路的结构进行分析生成测试向量,用于筛选出故障电路。提升ATPG的性能能够降低测试过程中的时间成本,具有重要的意义。静态学习（Static Learning）是一个用来发现电路中逻辑门之间额外的、隐含的推导关系的学习算法。在ATPG过程中,使用这些额外的推导关系可以使搜索空间被高效地裁剪,并减少回溯操作的次数,这有助于提高ATPG的性能。尽管ATPG可以进一步受益于动态学习（Dynamic Learning）和递归学习（Recursive Learning）,然而只有当学习的过程足够快才能使得实现这两种学习算法变得现实。本文立足于加快学习的过程这个目的,研究了在异构计算平台（Heterogeneous Computing Platform）多核处理器（Multi-core Processors,Multi-core CPU）和图形处理单元（Graphics Processing Unit,GPU）上通过并行化加速静态学习。本文主要基于这两种异构计算平台的架构特征,提出了两种不同的并行静态学习算法。本文的主要贡献和成果归纳如下:（1）实现了两种不同的单线程静态学习,并从事件管理方式、逻辑门求值方法等方面对算法进行优化,为并行静态学习提供理论和实践基础。（2）基于多核CPU的架构特征,提出了一种基于数据并行的静态学习算法,能够充分发挥多核CPU内存大、适合处理复杂任务的特点。（3）基于GPU的架构特征,提出了一种二阶段混合式并行静态学习算法,能够充分发挥GPU核的数量多、适合处理简单但并行度高的任务的特点。本文在ITC’99基准电路和IWLS 2005基准电路上对两个并行静态学习算法进行实验,并将实验数据与开源工具ATALANTA和商用工具Tessent进行对比。实验结果表明,这两种并行静态学习算法的加速效果和可延展性符合预期。