论文采用TDC(Time to Digital Convener)方法设计了一款单通道,测量精度为300ps,测量范围为1μs-2.0ms,响应时间小于1ms的高精度时间间隔测量芯片。芯片的核心是基于抽头延迟线法的时间间隔测量环路,采用固定延时的反相器作为测量电路的基本单元,并由多个反相器构成一个测量环路。测量数据经过ALU(Arithmetic LogicUnit)计算后存储到芯片内部的寄存器单元中,并通过内部集成的一个SPI(SerialPeripheral Interface)接口与芯片外部进行数据交互。论文阐述了芯片的整体设计原理,并详细介绍了各个模块电路的工作原理。首先介绍了时间间隔测量芯片的核心电路——基于抽头延迟线方法的振荡环路,然后详细介绍了SPI接口电路和寄存器电路的设计,所有电路都使用Hspice软件进行仿真,仿真结果达到预期的设计目标。芯片采用无锡上华公司的0.5μm、三层金属、两层多晶硅的N阱CMOS工艺进行了版图设计,管芯面积为7.15mm~2,并在无锡上华成功流片。芯片采用40-DIP进行封装,经测试芯片的测量精度达到300ps,测量范围为1μs-2.0ms,响应时间小于1ms,各项指标均达到了预期的设计目标。由于采用反相器作为最小的延时单元,而该单元的延时严重依赖于加工工艺,因此采用单振荡环路设计方法芯片的精度很难有大的提高,为了提高精度必须采用更加精细的加工工艺。为了得到更高的测量精度和减小测量精度对半导体加工工艺的依赖,可以采用差分延迟线法进行设计,通过采用多条延时链之间的延时差作为最小的延时单元,论文中介绍了一种典型的差分延迟线方法的基本原理。