伴随着蓬勃发展的物联网、可穿戴设备和医疗电子等,大量的传感器被部署和使用,而模数转换器作为连接模拟信号和数字信号的桥梁,在传感器网络中扮演着重要角色,这些应用场景往往需要高精度低功耗的模数转换器持续工作,而适应先进CMOS工艺的SAR ADC大部分模块为数字化的,能提供很高的能效,受到了越来越多关注。同时,在SAR ADC中,对供电电压相对不敏感和噪声性能更为优越的时域比较器也成为高精度设计的热点,而属于时域比较器的VCO-based比较器不仅能得到比较结果,还能提供额外的振荡信息实现其它功能,比如在实现旁路窗逻辑中的应用。本文对SAR ADC的性能指标、主要模块和本设计所涉及的相关技术进行了详细介绍,基于此,本文采用40nm CMOS工艺设计了一款工作在1.1V下的12位SAR ADC。这款ADC采用VCO-based比较器实现了旁路窗逻辑和亚稳态检测,被跳过的比较周期节省了大量能量。此外,本文提出一种使用在旁路窗逻辑中的分裂重组冗余算法以及对应的数字错误纠正逻辑,提高了ADC整体的精度和速度。电路仿真结果显示,在1.1V的电源电压和30MS/s的采样率下,该设计的有效位数为11.12bit,无杂散动态范围为85.35dB,品质因子(FoM)为5.69fJ/Conv.-step,达到了很高的能效。对比使用单个时域比较器的SAR ADC,本设计是已有文献中的最高速度。