随着集成电路制造工艺的进步和处理器设计水平的不断提高，众核技术已成为当前处理器体系结构发展的必然趋势。处理器的复杂度呈指数幅度上升，使故障的查找和修复变得越来越困难，如何对众核处理器进行有效而充分的验证，成为当今IC设计验证领域的研究热点之一，也是其能否最终流片成功的决定性因素。传统的功能验证方法主要采用监测并控制其地址与数据总线的方法，这对于高度集成化的众核芯片，其追踪系统总线的策略往往不能定位内部故障所在，从而不能进行下一步的分析和修改故障。　　基于软件和硬件分别进行独立的仿真验证仍然是目前IC验证主要应用的功能验证方式，在此基础上，本文重点介绍了以覆盖率为功能验证导向的RISC众核处理器的验证环境的整体搭建，提出了“被动式”的测试验证思路，并采用“软硬件协同验证”的策略，最终达到了处理器运行的每条指令都对比通过的验证目标。再辅以相应基于成熟EDA工具的功耗和时序分析验证方式，完整地提出了一套芯片验证平台搭建和验证功能实现的方法流程。在片上调试部分，本文重点介绍了JTAG调试技术，通过拓展JTAG边界扫描的功能，完成对片上众核处理器调试寄存器的控制和监控，并与主机的软件协同工作来完成片上调试的功能。