自从步入信息时代，人们对通讯速度和通讯量的需求与日俱增，使得通讯技术成为当前科技发展的热点。由于串行链路具有速率快，传输距离长等优点，成为了当今高速传输网络中最主要的传输方式。时钟数据恢复电路(CDR)是串行链路中的一个重要组成部分，用来提取时钟和对数据进行再定时。而且，随着人们对通讯速度和通讯质量的要求的提高，CDR电路越来越成为制约通讯系统发展的重要部件，这也使得它成为科学家和工程师们的重要研究方向。本文将主要精力放在了宽锁定范围的CDR电路的研究上，首先介绍了国内外CDR研究的现状，论证了研究宽频率锁定范围CDR电路的意义和重要性。然后研究了几种类型的CDR电路，通过分析他们各自的工作原理确定了哪些结构适合于宽锁定范围的运用。接着针对已有的CDR结构进行改进，提出了一种新的拓展CDR锁定范围的手段。最后详细叙述了电路的设计过程，先从整体的系统设计入手，包括模式选择电路，环路滤波器的参数选择，新的鉴频器和鉴相器的提出；然后到晶体管级的设计，包括功耗的考虑和管子大小的选择。设计了一个可以工作在2～8Gbps的宽频率锁定范围的CDR电路，该电路运用了一个新的频带选择器，该选择器不需要借助外部参考时钟的帮助就可以选择适合的CDR频带，并且解决了上电之初电路不稳定的问题。结合可变工作模式的VCO和可在半速率和全速率两种模式下切换的鉴频器和鉴相器使得此CDR可以工作在四种工作模式下。利用MATLAB建模验证了这个结构的可行性，并且在SMIC180nm MixedSignal Low Leakage&RF1.2/1.8/3.3V (1P2M~1P9M)工艺下，运用Hspice对电路进行了设计与仿真。