作为电力电子技术中的核心元件,功率半导体分立器件和集成电路是应用广泛的基础性产品。在各种功率半导体器件中,功率MOSFET具有高输入阻抗,高功率增益和热稳定等优点,广泛应用于功率小于10kW、电压低于1kV的场合。功率MOSFET中的VDMOS,是应用在中等电压领域的主流器件。这类器件将横向表面绝缘栅场效应与纵向高压结构结合起来,其电子流在栅氧化层下沟道横向流动时受栅极控制,接着改为垂直流动,并扩展开来,使芯片的面积得以充分利用,漏源耐压得以提高。本文主要研究现有600V VDMOS产品工艺存在的问题及其优化途径。首先,数据表明原有工艺制造的VDMOS实际阂值电压比设计值高。为调节阂值电压,分析了对其产生影响的两个因素栅氧化层厚度和体区浓度,决定不改变栅氧化层厚度,而对体区浓度进行调节。工艺中,体区浓度与抑制寄生场效应管区域(JFET)、体区(P-Body)和源区(N-Plus)三步注入的剂量相关。对这三步注入进行实验设计,找出合适的工艺窗口。同时,为保证器件的击穿、漏电和开关速度不受影响,在源区注入增加一次带旋转的小剂量斜注入,改善源区边缘杂质分布,对阈值电压进行调节。测试数据表明,应用改进后的离子注入技术,可使器件阈值电压达到设计值,并且保持器件击穿电压,通态电阻和源漏间漏电不变。其次,根据该VDMOS结构,发现零层(zero layer)制作的光刻对准标记(zero mark),可以用有源区形成的场氧图形来替代。经过实验,证明场氧图形可以被光刻对准系统识别,从而取消零层,减少一步光刻,缩短产品生产周期,降低成本。最后,为提高器件可靠性,建立了聚酰亚胺(Pol-yimide)钝化工艺。在工艺中,.发现聚酰亚胺在管芯转角处有翘曲。经分析和实验,缩短显影时间,可有效解决该问题。通过优化,产品性能达到客户要求,良率高于95%,成本降低10%以上。而且,文中介绍的产品、技术及工艺平台都己用于产品大规模生产,对类似高压VDMOS器件的开发和制造具有实际的参考意义和指导价值。