微纳米特征尺寸的IC技术是当前和未来主流的VLSI生产技术。进入纳米尺度后,随着MOSFET器件尺寸的持续缩小,在长沟道MOSFET器件中原本不重要的参数在小尺寸器件中变得显著,并严重影响着器件的性能。于是人们开始研究如何在MOS器件尺寸缩小的同时,仍然继续保持长沟道器件的良好特性。为了减小小尺寸MOS器件的短沟道效应,采取了改进器件的结构、改变沟道掺杂以及减小栅氧化层厚度等措施。但是由于MOS器件的寄生电阻不能随着器件特征尺寸的缩小而缩小,增大了寄生电阻在总电阻中所占的比例,对小尺寸器件的输出特性和频率特性造成了严重的影响。本文首先介绍了MOSFET器件特征尺寸按比例缩小的趋势,以及面临的物理极限、工艺技术以及经济因素的挑战,介绍了目前通过对器件结构、材料和工艺等的改进来实现MOSFET尺寸缩小的方法。在此基础上提出了槽栅倒掺杂MOSFET器件模型,并对其结构进行了分析,以N型槽栅倒掺杂MOSFET为例,并与常规MOSFET进行了比较,通过改变槽栅凹槽拐角的角度大小、沟道长度以及沟道掺杂等各项参数来验证该结构对于深亚微米和超深亚微米MOS器件可靠性的提高和短沟道效应的抑制有明显的效果,且在工艺上比SOI等简单,没有复杂的附加工艺步骤和设备,能从根本上较好地解决平面MOS结构的弊端。但同时也有一些不足,如漏极驱动能力降低以及寄生电容增大的问题。然后进一步分析了倒掺杂阱的杂质分布方式。基于Possion方程,分别建立了超陡峭突变型沟道倒掺杂和线性变掺杂的沟道倒掺杂模型,得出了在这两种情况下器件表面电势以及漏极电流的表达式,研究了垂直于沟道方向上倒掺杂的陡峭程度对漏极电流、饱和驱动电流以及表面电势的影响。说明倒掺杂的杂质分布方式对于减小小尺寸器件的短沟道效应具有显著的效果。MOS器件的寄生电阻不能随着器件尺寸的缩小而缩小,因而寄生电阻对于小尺寸MOS器件性能的影响不容忽视。为了更加准确地分析槽栅倒掺杂MOSFET的性能,我们对其源漏极寄生电阻进行了研究,分析槽栅倒掺杂MOSFET的各项参数对于寄生电阻的影响,从而更好地指导器件的设计,提高器件的性能。在分析寄生电阻的过程中,首先介绍了常规MOSFET寄生电阻模型,在此基础上进行了改进,提出槽栅倒掺杂MOSFET的寄生电阻模型,并计算了槽栅倒掺杂MOSFET器件在不同的凹槽拐角角度、源漏长度、源漏宽度等结构参数的条件下,源漏寄生电阻的变化,比较采用各项参数的优劣,最后取得最优值,以达到提高器件性能的目的。