论文部分内容阅读
频率合成相关工程设计指的是以一个或数个参考频率源为基准,在某一频段范围内,通过一定方法生成单个或多个工作频点的过程。频率合成相关技术问世以来,多种工程方法被广泛应用,本文中使用的是锁相式频率合成器(Phase Locked Loop,PLL)相关技术。本论文旨在针对C波段无线通信系统的研究基础上,综合设计实现应用于工程的基于锁相式频率合成器锁相环路,工作的内容主要包括低本振锁相环设计、高本振锁相环设计、现场可编程门阵列(Field Programmable Gate Array,FPGA)控制部分电路。通过工程的相关设计,实现了通过具有本振功能的频率合成器来为射频(Radio Frequency,RF)链路部分提供稳定且高精度的频率源信号。主要的工作总结如下:1.进行了系统整体方案及拓扑的设计,主要是以拓扑图形式实现整个通信系统结构的设计和频综部分的布板安排,重点是链路、频综及检波三个部分的拓扑设计。2.针对系统设计要求,通过基于使用Silicon Labs公司生产SI4133型锁相式频率合成芯片和Analog Devices公司生产的ADF4355型频率合成芯片,构造外围电路,实现低本振源和高本振源的设计;同时依照链路部分需求进行了频率合成器电路及控制部分程序设计,主要是应用Alutim Designer进行工程印制板电路的原理和布板设计,同时应用ISE Design进行FPGA控制部分电路的设计。3.对低本振锁相环、高本振锁相环、FPGA控制部分电路进行了测试,并对实测结论进行了总结比照,对牵涉到的问题给予了行之有效的处置方案。4.总结了这个设计及测试过程中发现的关键问题,以研究的角度对问题进行了深究,为后续设计提出了改进方案。最终经研究测试,设计的频率合成器方案符合整个系统的指标要求,能够为链路部分提供稳定且精确的频率本振源信号。