论文部分内容阅读
钛酸钡基陶瓷具有高的介电常数、低的介质损耗和优良的铁电、压电、耐压和绝缘性能，在制造高电容多层电容器、多层基片、各种传感器、半导体材料和敏感元件中得到广泛的使用。流延成型是生产多层电容器和多层陶瓷基片的主要方法，同时也是生产电子元器件的必要技术。为了利用流延法制备高质量的生瓷带和熟瓷片，本文对流延工艺、脱脂和烧结工艺进行了优化。结果表明，当配制粘度为6.0Pa.S的浆料，流延速度、刮刀高度、干燥温度分别设定为0.4m/min、300μm、40℃时，可以制得表面质量优良，厚度为100μm的生瓷带。当脱脂和烧结阶段的升温速度分别设定为1℃/min和3℃/min时，可以制得不开裂、无翘曲的高质量熟瓷片。为了进一步提高钛酸钡陶瓷的介电性能，本文选用稀土氧化物La2O3和Sr分别对BaTiO3陶瓷进行改性。结果表明，当La2O3的掺杂量低于1%时，陶瓷的晶体结构没有发生变化，同时可以很好的改善BaTiO3陶瓷的介电性能，陶瓷的室温介电常数介电常数最大达到4100；当掺杂量超过1%时，La2O3与BaTiO3生成了第二相BaLa2Ti2O8，并且富集在颗粒表面降低了陶瓷密度，随掺杂量的增加，陶瓷的介电常数急剧下降，室温介电常数降至60左右。Sr的加入使陶瓷的居里温度降低到8℃左右，陶瓷在室温的介电常数由2500上升到4000。为了降低烧结温度，提高陶瓷钛酸钡基陶瓷基板的应用范围，降低能耗，选取助烧剂CuO/B2O3和LiF分别降低BaTiO3和Ba0.4Sr0.6TiO3的烧结温度。结果表明，CuO/B2O3的加入使陶瓷的烧结温度由1230℃降至1000℃以下，陶瓷的介电常数随掺杂量的增加呈先增加后减小的趋势。不同LiF掺杂量的BST陶瓷在950℃下烧结4小时后，其介电常数的值变化不大，但总体上是随掺杂量的增加而升高；不同LiF掺杂量的BST陶瓷在其最佳烧结温度下烧结后，随掺杂量的增加，陶瓷的致密度升高、晶粒大小变细、居里温度向低温方向移动。