作为5G的关键技术之一,毫米波无线通信受到越来越多的关注。不同于传统的通信系统,高频段毫米波通信的实现面临诸多挑战。本文在NI-PXIe硬件平台上,设计了毫米波SC-FDE系统架构,完成了收发端模块的算法设计和硬件实现,最终达到了高清视频实时传输与演示的目标。另外本文对毫米波系统接收端因射频损伤引起的IQ不平衡问题进行了研究。本文工作包含以下几方面:首先,研究了SC-FDE系统的关键技术。根据现有的毫米波通信协议,在满足通信需求的情况下,提出了一种简明的帧结构设计方案。随后分析了SC-FDE系统的收发端数据处理流程,并对脉冲成型和匹配滤波、定时同步、信道估计和均衡的算法进行了具体研究。接着,本文研究了毫米波SC-FDE系统下变频过程中因硬件损伤引起的IQ不平衡问题。对接收端与频率无关的IQ不平衡模型进行了研究,并分析了其对系统性能的影响。随后在SISO毫米波信道条件下,基于ZC导频序列将IQ不平衡参数和信道分开估计,并提出了一种联合IQ不平衡和信道信息对数据进行补偿的方案,采用简便的LS方法就可以还原数据。此IQ不平衡估计和补偿方法同样适用于MIMO毫米波SC-FDE系统,因为需要估计的IQ不平衡参数和信道信息增多,导频数据也要相应增加。仿真结果验证了IQ不平衡估计和补偿算法的效果,可以准确的估计出IQ不平衡参数,并且有效地补偿了IQ不平衡对数据的影响。然后,对NI-PXIe硬件平台进行分析,并设计了毫米波SC-FDE系统的架构。经过对现有NI-PXIe硬件设备的分析,其性能参数可以满足毫米波通信的需求。随后本文提出了毫米波SC-FDE系统的架构,并对收发端的数据处理流程结合硬件设备进行了详细的分析。此外还从PC端、Host端、FPGA端三个角度,说明了系统架构的设计方式。不同于传统的通信系统,本文的毫米波系统FPGA端在传输和处理数据时采用了并行和时序控制的方式,既加快了数据处理速度,又不会超过FPGA的时钟频率,还提高了系统的稳定性。最后,在硬平台上实现了毫米波SC-FDE通信系统。硬件实现主要包括信道编译码、星座映射和解映射、脉冲成型和匹配滤波、定时同步、信道估计和均衡模块。为了降低对FPGA时钟频率的要求,硬件实现过程中数据的处理采用了并行的设计原则。对于信道编译码模块,传统的串行编译码会超过FPGA的时钟频率,并行编译码会消耗过多的FPGA资源,因此,折中考虑FPGA时钟频率和硬件资源,本文提出了一种适用于毫米波系统的串并结合的信道编译码方案,可以最大限度地利用FPGA时钟频率,节约硬件资源,同时适用于多种编码码率。最终毫米波系统实现了高清视频的实时传输与演示,数据传输速率最高可达7Gbps。