随着待测芯片的集成度越来越高，单芯片多核设计、片上系统和叠层裸片技术等成为芯片设计的主流技术，JTAG已很难满足芯片设计对测试与调试的要求。CJTAG在保持与JTAG兼容的基础上增加了新功能，提供了一种全新的双引脚测试与调试方法。目前对CJTAG的研究尚处于起步阶段，所以构建相关的测试系统对今后CJTAG的发展具有重要的意义。　　本文在深入研究IEEE1149.7标准的基础上，针对芯片的测试问题设计了CJTAG测试控制器。该控制器以CJTAG的六个功能层级为理论依据，给出了一种可扩展的设计方案。由于T2层级的芯片旁路扫描功能和T5层级的后台数据传输功能对解决芯片的调试问题更具优势，故该控制器主要实现了TO、Tl、T3和T4层级的主要功能。本文所设计的CJTAG测试控制器由五个子模块和一个顶层模块构成：基本测试控制模块，以TAP.7控制器的状态转换图为基础实现TO层级的串行扫描拓扑；选择机制控制模块，以逃脱和警报为基础实现TO层级的选择序列；命令控制模块，以零位D R扫描为基础实现T1层级的控制器命令；Star-4控制模块，以SSD指令为基础实现T3层级的Star-4扫描拓扑；Star-2控制模块，以数据包为基础实现T4层级的高级扫描格式及Star-2扫描拓扑；顶层模块，通过实例化调用五个子模块实现设计的系统性。　　最后对该控制器的各个功能进行仿真验证，结果表明该控制器产生的测试信号符合IEEE1149.7标准的规定，能够控制待测芯片实现相应的测试功能，取得了较好的测试效果。