在当今高速信号处理技术中,DSP+FPGA方式是目前比较先进的实现途径和有效解决手段。DSP适合完成结构复杂的算法;现场可编程逻辑阵列(FPGA)适合完成高效、算法固定的任务;与专用集成电路(ASIC)相比,FPGA优点主要在于其很强的灵活性、可在线配置、修改和维护方便等优点。本文工程中的星载雷达信号处理和控制系统就是采用DSP+FPGA的方式。其中信号处理采用的是Xilinx公司的Virtex-Ⅱ和Virtex系列FPGA和多片AnalogDevices公司的TigerSHARC TS101的硬件电路结构。本文主要内容是:雷达数字化接收机、控制器方法研究及工程实现。雷达数字化接收机部分是基于数字下变频(DDC)技术在FPGA上实现的算法研究及工程实现;雷达控制器部分是基于TigerSharc、FPGA、CAN总线的多项控制技术的方法研究及实现。DDC的实现分为两个部分, IQ分解和抽取。本文采用的是多项滤波的方式。采用高精度的ADC芯片完成中频采样,通过Virtex-Ⅱ系列FPGA设计中频正交系统,主要包括通过verilog语言实现多路雷达中频接收的时序控制,通过滤波器IP核实现滤波器的设计,以及利用C语言实现DSP的通讯控制程序设计。并给出了FPGA在资源和速度上一些优化的方法,调试过程中影响中频正交接收性能测试的因素。雷达控制器就是通过雷达控制电路板完成与外部接口,卫星总体的命令交互,通讯实现。由于CAN总线具有传输速率高,传输距离远,方便监控,调试方便的特点,本文的雷达控制器与卫星总体的通讯采用CAN总线的方式。本文给出了CAN总线雷达系统节点的设计方法,设计了通过FPGA实现的SJA1000与TigerSHARC的通讯时序转换桥。设计了CAN节点通讯的DSP程序,并调试成功。本文最后给出了以DSP作为主控单元,FPGA完成外部时序的调整的雷达控制系统的设计思想。