数字信号的处理方法具有模拟信号所没有的优点，如处理通过程序实现，系统灵活性强，功耗低。这些优点使数字信号在实际设计中的地位越来越重要，特别是随着软件无线电的应用的广泛应用，高性能的数字信号已经成为产生具有竞争性产品的重要因素。而在实际中，模拟信号通过时域上的采样和幅度上的量化转化为数字信号，这一过程由模拟数字转换器ADC转换器完成，因此，根据系统的需要合理选择ADC器件是实现系统的关键之一。目前，随着科技的发展，对现代的数据采集在速度、分辨率、精度、抗干扰能力等方面的要求越来越高，这使得采集系统的速率和精度的矛盾日益突出，但由于ADC转化器结构设计上的原因，要达到高速率采样就要降低ADC转换的转换精度，反之，要得到较高的转换位数就要牺牲ADC的采样率，二者很难达到一个平衡，而随着通信技术的发展，越来越多的产品要求同时具有高精度、高精度，以满足广大用户的要求。在这样的背景，本文提出了一种基于多个ADC芯片实现高速率高精度的设计方案。 该高精度高速率数据采集系统设计是一项创新性设计，以往的数据采集器往往由简单的单一ADC芯片实现功能，所以数据采集能力受到ADC芯片功能的限制。随着高速率采样与ADC转换精度矛盾的日益突出，单一ADC芯片的有限功能已经成为系统同时达到高精度、高速率模数转换的主要障碍。在此背景下，作者提出了采用多个ADC芯片实现高速率、高精度ADC数据转换功能的全新方案。这种方案国内尚无成品，国内外可供参考的资料有限，更多的需要独立性设计，设计研究具有一定的难度，也具有一定的探索性。 在实际设计中主要考虑了两种方案：一种是采用并行处理技术，利用多个低速ADC芯片，采用前端并行逐次采样，后端串行多路复用，从而到达提高整个系统的采样速率，第二种是为利用子区式ADC的原理进行设计，子区式ADC的大体原理是(以16位为例)，第一片ADC转换器数字化高8位，实现粗量化。这8位值送给DAC转换器进行模数变化，原输入信号与DAC的输出信号相减，差值送给第二片ADC转换器，实现细量化，两片输出合在一起，送入FPGA，就够成了16位ADC。如前所述，如果按照第一种方案要达到设计要求，实际设计和制版的难度比较大。与第一种方案比较，第二种方案复杂性低，更具有可实施性，所以最终确定利用第二种方案设计实现高速率高精度数据采集系统。 实际设计中，系统的前级加入采样保持电路系统保证两路信号的一致性，否则系统信号就会因为电路延迟而产生误差。由于高性能采样保持器受到美国技术壁垒的保护，从而导致高性能的采样保持器在市场上很难找到，所以前级的采样保持电路利用离散器件搭建。同时因为前级加入了采样保持器，这就对模数转化芯片的片内转换时间提出了很高的要求，要求模数转换芯片的转换时间要短，以满足采样保持的要求。作者分析模数转换芯片的结构特点，发现只有Flash型ADC能过满足系统要求，并在能够取得芯片的范围内决定使用8位Flash转换芯片AD9057。数模转换芯片为高速率数模转换器AD9748，系统后级利用了FPGA在数字信号处理方面的优势，考虑到系统扩展能力的需要，采用了Altera公司的Cyclone高性能FPGA进行数据结果的处理和校验。 本系统设计为高精度高速率数据采集系统，对精度要求高，所以在绘制电路板的整个过程都要注意减小误差，确保高精度。从元件的选取、布局以及最后的布线和检验，都要采取相应的措施，提高系统的抗干扰能力。 本系统设计方案能够很好的解决采样率和转换位数之间的矛盾。通过使用数据采样保持器S/H，很好的保证了两路信号的同步性，从而提高了系统的精度。随着科技发展，未来对于采样系统的要求越来越高，因而该系统设计有着广阔的应用前景。