Σ-Δ型ADC由于运用了过采样和噪声整形技术,能获得的精度较高。然而,过采样使得Σ-ΔADC的带宽受到一定限制。为了拓展其带宽,在现有工艺条件限制下,必须采用较低的过采样率。另外,电压摆幅的降低,使得传统Σ-Δ型ADC的满量程输入减小,同时限制了可用的运放结构。本论文主要是分析与研究新的Σ-Δ型ADC拓扑结构,使其满足高带宽应用,例如有线、无线通信系统,带宽在1MHz以上。在高带宽Σ-Δ型调制器中,将输入信号直接前馈到量化器输入端的技术受到关注,因为环路积分器仅需处理量化噪声,实际信号受运放、积分器非线性影响较小。基于前馈技术,提出了一种改进型前馈2-2级联型Σ-Δ调制器,实现了单位增益的信号传递函数,具有较好线性度；通过噪声传递函数零点的优化,采用多比特量化器等提高系统信噪比。所提结构在整个输入信号范围取得较小失真。为解决高精度、低功耗与低制造成本之间的矛盾,提出了一种高带宽,低压、低功耗Σ-Δ调制器结构。通过等效改变,把环路滤波器中的前馈和反馈支路等效到最外面的反馈回路中,这样,前向滤波器只包含积分器级联,其可用静态元器件实现,只需要一个运放实现加法功能。采用数字前馈技术来降低模拟电路的复杂度,使得低电源电压下低功耗成为可能。仿真结果表明其取得较好性能。在高阶连续时间Σ-Δ调制器中,由于环路延时的存在,可能会导致稳定性问题。对如何补偿由量化器与反馈DAC引起的延时进行研究；提出了两种新的带有环路延时补偿的低功耗前馈连续时间Σ-Δ调制器结构,并用基于仿真的综合方法从相应离散时间调制器生成滤波器系数。通过实例,说明所提结构与方法的有效性。连续时间正交带通型Σ-ΔADC由于其复数滤波器实现了非对称频率噪声传递函数而更有效地实现了噪声整形。分析了不同环路反馈DAC对正交带通Σ-ΔADC的影响；推导了采用SCR DAC与复数积分器级联实现复数噪声传递函数可以降低正交通道间的失配,从而为不同中心频率的正交带通Σ-ΔADC设计提供了新的设计思路。最后,提出了一种新的可配置高速Σ-Δ流水线型ADC结构。在2-1-1 MASHΣ-Δ调制器后级联一个流水线型ADC作为多比特量化器,在较高带宽下取得了较高信噪比,并实现了带宽、精度的可配置。给出了系统级到电路级的详细设计,原型芯片在TSMC 0.25um工艺下实现。测试结果表明,在70MHz采样频率、10倍的过采样率下,其获得超过60dB的信噪比。