随着面向特定应用的系统集成芯片(Application-Specific SoC)的大量涌现,如何对基于SoC芯片开发的应用软件进行性能优化,变得越来越重要。硬件模拟器作为仿真特定硬件设备的软件,可用于模拟软件在特定硬件上的执行过程。因其简单、快速的优点在应用软件设计过程中得到广泛应用。在硬件模拟器中,Cycle级精度的指令集模拟器尤为重要,它可以对CPU执行程序的过程进行精确模拟,统计出的数据可以为应用软件的设计和优化提供帮助。“Garfield”芯片是一款基于ARM7TDMI内核实现的SoC芯片,它可以广泛应用于嵌入式设备领域,譬如MP3, PDA,手持电话等。本文提出了一套针对“Garfield”芯片的具有Cycle级精度的硬件模拟器.为了加速基于“Garfield”芯片实现的应用软件开发,本文的模拟器在对ARM指令集模拟的基础上,通过对各种指令Cycle数目的分析和芯片存储器接口的建模,实现了“Garfield”芯片的Cycle级精度模拟.而且,通过图形用户界面,用户可以很方便的调试应用软件,并精确分析应用软件的运行性能.作为扩展,该模拟器还可以配合硬件开发,作为系统功耗优化研究的基础平台。本文的具体工作包括:Cycle级精度ARM7TDMI指令集模拟器的实现和优化;内存控制器接口的设计和实现,提出了外设统一接口的设计和中断控制器的设计;以及模拟器用户界面的设计和实现。最后将实验结果同ARM公司提供的模拟器ARMulator试验结果进行对比,在没有存储器延迟的情况下,结果完全一致;当有存储器延迟时,结果误差在千分之三以内,误差在允许范围之内。