论文部分内容阅读
随着无线通信行业的迅猛发展,进行通信系统设计和精确描述系统性能所需的信道模型日渐复杂,而基于理论推导的统计模型很难适用所有场景。加之目前主流的信道测量设备较为昂贵,因此,设计一种灵活的信道测量方案用于提取信道特征参数尤为重要。然而,信道测量精度取决于接收机的处理速度,一般处理速度越高,测量精度越高。采用现场可编程门阵列(Field Programmable Gate Array,FPGA)实现时,并行解调技术可突破FPGA器件对处理时钟速率的限制。因此,论文针对单载波高速率并行解调技术中的并行数字滤波和并行频偏估计两个技术展开研究,主要研究成果如下:(1)从时域并行和频域并行入手,分析两种实现方式的计算复杂度和优缺点,并基于频域并行的重叠保留法设计了一种16路并行数字滤波FPGA实现结构。利用滤波器特性和重叠保留法特点对设计的并行实现结构进一步优化,减小其硬件实现复杂度。Matlab仿真结果表明,该方案的误码率曲线与传统串行滤波器运行结果基本一致,与理论QPSK误码率曲线几乎重合,性能损失可忽略。其中,针对涉及到的128点DFT运算,提出一种并行快速傅里叶变换(Fast Fourier Transform,FFT)结构,将128点FFT运算分解为32个4点FFT和4个32点FFT运算。与基2 FFT相比,其复数乘法运算量减少53%。同时增加模式选择,复用FFT模块实现快速傅里叶逆变换(Inverse Fast Fourier Transform,IFFT)操作。(2)考虑大频偏场景,基于FFT频偏估计算法,采用平滑频谱的方式,并利用滑窗进行数据重整,将多次的频偏估计取均值作为最终频偏估计值,从估计范围、精度等方面分析不同参数对算法性能的影响,并设计完成了FPGA实现方案。仿真表明,频偏估计范围与采样倍数成正比,当采样倍数为16时,该算法的归一化频偏估计范围约为[-7.3,7.3],适用于较大多普勒频偏的场景。(3)在传统面向判决导向(Directed Decision,DD)算法的基础上,分别提出基于平均鉴相和平滑处理两种低复杂度并行频偏估计结构,并完成FPGA实现。仿真和综合结果表明,相比传统串行结构,两种并行频偏估计结构收敛后相位误差抖动变小。两种并行结构均比全并行结构复杂度低,其中,相比基于平滑处理的并行结构,基于平均鉴相的并行结构有较好的稳态相位误差,但是前者在硬件实现时复杂度更低,具有硬件资源占用少的优势。