论文部分内容阅读
文章在分析CYPRESS公司CMOS图像传感器LUPA-4000驱动时序的基础上,采用现场可编程逻辑阵列(FPGA)作为其硬件实现平台,使用Verilog作为该时序设计的编程语言,设计了在其极限频率66MHz下,包含系统校时功能、积分时间可调功能、并行操作功能、多斜率积分功能和NDR(Non-destructive readout)功能的驱动时序。该设计不仅能产生正确的时序以驱动芯片正常工作,而且充分开发了该器件的辅助扩展功能,大大增加了器件使用的灵活性,有效提高了该传感器的成像品质。经软件仿真和结