论文部分内容阅读
CMC（CoreMemoryCore）总线是为多核处理器或众核处理器的内部通信设计的一种高效解决方案。目前多核处理器以其性能优势取代了单核处理器，多核处理器的体系结构仍有很多的关键技术亟待解决，包括核间通信问题。讨论了目前多核处理器中使用的核间通讯技术，分析了优缺点，在此基础上提出了CMC总线。CMC总线的设计目标为只需一根握手信号线，简单的硬件逻辑，并为软件提供必要的控制接口。最后利用ModelsimsE仿真软件对CMC总线的读写进行仿真，验证了该总线作为一种高效的多核处理器核间通信方案的可行性。