论文部分内容阅读
如今，多内核处理器正日益成为解决蜂窝基站功率与性能难题的常用有效工具。
虽然无线领域中最受青睐的应用仍然是语音，但是数据正紧随其后，迅速成为热门的3G应用，而且随着运营商对诸如移动WiMAX(IEEE 802.16e)和长期演进(LTE)等4G技术的部署，数据的这种发展势头还将持续下去。在电子邮件、Web浏览、音乐下载以及机器对机器(M2M)的应用中，所有数据流量都会增加每个收发器基站(BTS)或节点B(Node B)的工作量，在城市地区尤为如此。
在为BTS调制解调器应用开发片上系统(SoC)的过程中，这些工作量会为芯片设计人员带来新的挑战。一个主要问题是基带处理器平台，在该平台上多内核处理器正日益成为平衡功率与性能的高效率通用工具。
对于3G与4GBTS应用而言，理想的解决方案应采用具备片上加速器的多内核数字信号处理器(DSP)，从而避免采用FPGA或微处理器的麻烦。多内核平台能够降低研发成本并同时加速开发与上市进程，尤其在用于软件可编程平台时更为如此，因而可支持多种应用并形成可扩展解决方案以支持各种外形尺寸，进而使BTS厂商直接受益。
此外，理想的解决方案还可包含高性能接口，如用于网络连接的千兆位以太网，片上开放式基站架构项目(OBSAI)，通用公共无线电广播接口(CPRI)天线接口等，以支持通过底板与RF收发器卡或者远程无线电广播前端(RRH)的连接，同时也能实现DSP间连接与RapidlO的直接连接。图1对部分选择进行了说明。
电源问题是众多移动基础局端厂商及其供应商升级至多内核设计的主要原因。随着BTS工作负载的不断增加，鉴于所需功率与散热，仅仅简单地提高DSP频率已不再是可行的解决方案。而取代更高性能DSP的首选方案将是采用多核设计。例如，如果系统需要DSP提供3GHz性能，那么最理想的选择是采用三个运行频率均为1GHz，并采用单个DSP封装的内核。这种设计可以同时满足电源与性能的要求。另一个针对高性能DSP的低功耗技术是TI的SmartReflex?技术，其可以同时降低静态与动态功耗，并且可同时保持指定的器件性能。TI的Smart Reflex需要考虑众多技术因素，如基于制造工艺的专用器件硅芯片特性以及热参数等。这样可有效降低DSP的功耗，同时保持性能目标——当前TC16488为1GHz，是集成了Smart Reflex技术的DSP之一。
新灵活性
由于DSP变得更为强大，因此它们能够完成以前需要辅助元件(如通用处理器、RISC处理器以及FPGA等)才能完成的任务。如TI的TCl6488等最新的多内核DSP具有足够强大的能力来处理基带卡中的所有任务。由于消除了不必要的组件并进而降低了材料清单(BoM)成本，因而其可以直接改进厂商的账本底线并增强竞争优势。此外，避免采用高功耗的FPGA还有助于系统设计人员充分满足效率要求。
例如，在TCl6488等多内核处理器中，系统设计人员可以安排单个DSP内核来负责MAC处理(以前需要独立的RISC处理器)，而让其他的DSP内核来管理PHY处理与其他功能。通过同时支持同一平台中的MAC与PHY层处理，TCl6488还可以优化设计过程。根据各自的策略以及内部能力，厂商可以采用TI提供的多功能库，然后集成在一起创建其自己的独特解决方案，也可以与TI的第三方合作伙伴携手开发完整的交钥匙解决方案。
可用的此类解决方案之一是完整的移动WiMAXWave2PHY与MAC解决方案。无论采用哪种选择，系统设计人员现在都可以在竞争激烈的市场中(如已经有超过300家厂商在拼杀的移动WiMAX市场)实现所需的高灵活性、低开发成本以及快速的上市时间。
此外，最新DSP还可以支持多种空中接口，使各厂商能够灵活地利用相同平台与知识库来应对多个市场，从而不仅能够降低开发成本，同时还能加速上市进程。例如，TCl6488目前可支持LTE、WCDMA／HSPA／HSPA+、TD-SCDMA、WiMAX以及GSM／EDGE等。图2对部分当前配制选项进行了说明。
这些技术选择还可以说明TCl6488等基带平台如何通过提供每信道卡最高载波数量以及使其能够在同一基带硬件中支持新功能与新标准，从而降低无线运营商的资本开支。
此外，TCl6488还可以证明多内核DSP如何为厂商提供通过扩展单个产品设计而支持各种应用的灵活性。例如，系统设计人员可以将多个TCl6488链接在一起，以针对微微蜂窝与宏蜂窝应用而缩小或扩展平台。此外，系统设计人员还可以选择让一个电路板处理发射功能，而让另一块电路板处理接收功能，或者让单个电路板同时处理特定数量用户的收发功能。图3对部分定制选项进行了说明。
优先化与平衡
当今的SoC一般是多内核DSP，采用必须进行互操作和同步化的独立IP模块，以实现单个完整的调制解调器功能。这种架构需要采取某种方式对任务进行优先排序，然后将它们映射到多内核环境。
最简便的选择是在DSP内核之间分配用户，以使每个内核都能维护其自己的队列。但是这样做存在两个缺点。第一个缺点是，所有用户可能需要共享某些功能，如过滤与解调等；第二个缺点是，某些功能可能需要共享协处理器或外设，因而它们不具备完全的独立性。因此，优先队列集合之间的交互会变得很复杂，从而很难保证实时性能。此外，协处理器与外设也变得更为复杂，因为它们必须支持多个内核的访问，从而必须决定哪个内核的任务优先。所有这些都会增加硬件与软件驱动程序的复杂性，并使最终系统的测试变得难度更大，也更耗时。
为了避免上述缺点，TC16488采取了不同的方案：为单个内核分配一个功能任务，这样每个内核都负责唯一一组功能。一般情况下，每个负责加速特定功能类型的协处理器都与单个内核相关联。这种方案可以显著简化协处理器执行的任务排序。外设在许多情况下也与单个内核通信，从而减少验证任务是否需要数据所做的测试。
由于DSP可用于实现各种功能，TCl6488SoC的设计在必要时均具有高度的对称性。例如，TCl6488中的所有内核都可以访问接收机加速器协处理器(RAC)。这种设计允许在所有内核中运行相同的功能，同时在需要时仍然能为所有内核提供对所有协处理器和外设资源的访问。不过，建议系统设计人员让一个内核与TCl6488 DSP中的RAC交互，以便简化器件的操作。
通过在多个内核之间实现资源负载平衡，根据适用于每个任务的代码，单个内核有可能先于其他内核达到自己的最高容量。解决方法是进行重新分组，这是一种需要完全改变软件 架构的做法，同时也是完成DSP测试后系统设计人员极力避免的步骤。由于软件无线电广播(SDR)方法与工具的不断发展，软件分组工作可得到显著简化。
TC16488等DSP已经采用代码周期估算、电子数据表和事务级模型为WCDMA SoC开发被推荐的软件分组功能。TC16488 DSP实现了这种分组，而且这样既可提供一个近乎完美的解决方案，又能实现简单性：一个DSP内核控制RAC，另一个控制Turbo协处理器(TCP)与ViterBi协处理器，而由第三个执行发射码片速率加速以及与天线阵列接口的输出通信。
对于其他标准(如不采用RAC的基于OFDM的标准)，更易于开发对称软件架构。在这些情况下将难题分组变得更为简单，因此FFT／IFFT和部分调制及解调由一个内核执行，其结果被发送到另一个内核进行符号率处理。这种方法可以简化天线接口或串行RapidIO(如果天线数据采用此类接口)与负责处理前端的其他DSP内核之间的通信。另外，它还可以简化后端符号速率处理及其与以太网或串行RapidIO外设的通信。
事实上，OFDMA调制是针对所有用户联合执行的，无法完全分配到不同DSP内核。因此，作者认为，软件架构的简单性以及众多调制解调器算法的性质是系统设计人员分组任务、进而造成软件在各种DSP内核之间不对称的部分主要原因。
在多个SoC之间实现资源平衡
另一个问题是每个SoC是否应当具有不同任务，如一个SoC只执行符号速率解码，而另一个集中执行码片速率调制。难点是所有片上协处理器都无法得到有效利用。
例如，仅执行符号速率处理的TC16488器件需要更为强大的功能，因此需要高功率、大尺寸的Turbo与Viterbi解码器。但是此解码器无法用于另一个只执行码片速率关联的SoC，因此需要功能强大得多的接收加速器。除非每个电路板的功能都具有不同的SoC，否则协处理器就必须满足每项功能的最差情况需求。为每组功能都构建不同的SoC是一种资金浪费。
专用于特定功能子集的SoC同样也不利于可扩展系统。显然，如果希望提高电路板的通道密度，让每个SoC执行相同一组功能，我们只需在电路板中添加更多SoC。但TC16488只需极少的附加硬件即可实现上述目的。天线接口与串行RapidIO都能够以菊花链方式连接，而以太网和RapidIO接口可以连接到交换机。
但是，如果不同的SoC提供不同的功能，为了实现系统的可扩展性，用户数量基本上必须加倍。如果所需用户数量增加15％，再添加一个SoC可将负责符号速率处理的SoC的能力提高15％，但其利用率却只有15％。其他SoC同样如此，这使扩展后的解决方案效率极低。
对于采用多内核、协处理器加速SoC的系统设计，在电路板级可扩展性最高以及可实现最简单、最易于测试软件的系统架构中，SoC中的每个DSP内核都执行一个唯一的子集任务，但是系统中的每个SoC都执行与其他SoC相同的组任务。TC16488可专门适用于WCDMA／HSPA网络中的这种情况，其侧重采用相同方式高效灵活地支持其他调制解调器标准。
最终成果是在3G或4GBTS中采用多内核DSP来提供获得成功所需的性能与电源效率组合。但是，并非所有多内核DSP生来相同，因此，对于系统设计人员来说，同样重要的另一个选择是由广泛功能库和其他工具提供支持的DSP，以确保降低开发成本并加速上市进程。
虽然无线领域中最受青睐的应用仍然是语音，但是数据正紧随其后，迅速成为热门的3G应用，而且随着运营商对诸如移动WiMAX(IEEE 802.16e)和长期演进(LTE)等4G技术的部署，数据的这种发展势头还将持续下去。在电子邮件、Web浏览、音乐下载以及机器对机器(M2M)的应用中，所有数据流量都会增加每个收发器基站(BTS)或节点B(Node B)的工作量，在城市地区尤为如此。
在为BTS调制解调器应用开发片上系统(SoC)的过程中，这些工作量会为芯片设计人员带来新的挑战。一个主要问题是基带处理器平台，在该平台上多内核处理器正日益成为平衡功率与性能的高效率通用工具。
对于3G与4GBTS应用而言，理想的解决方案应采用具备片上加速器的多内核数字信号处理器(DSP)，从而避免采用FPGA或微处理器的麻烦。多内核平台能够降低研发成本并同时加速开发与上市进程，尤其在用于软件可编程平台时更为如此，因而可支持多种应用并形成可扩展解决方案以支持各种外形尺寸，进而使BTS厂商直接受益。
此外，理想的解决方案还可包含高性能接口，如用于网络连接的千兆位以太网，片上开放式基站架构项目(OBSAI)，通用公共无线电广播接口(CPRI)天线接口等，以支持通过底板与RF收发器卡或者远程无线电广播前端(RRH)的连接，同时也能实现DSP间连接与RapidlO的直接连接。图1对部分选择进行了说明。
电源问题是众多移动基础局端厂商及其供应商升级至多内核设计的主要原因。随着BTS工作负载的不断增加，鉴于所需功率与散热，仅仅简单地提高DSP频率已不再是可行的解决方案。而取代更高性能DSP的首选方案将是采用多核设计。例如，如果系统需要DSP提供3GHz性能，那么最理想的选择是采用三个运行频率均为1GHz，并采用单个DSP封装的内核。这种设计可以同时满足电源与性能的要求。另一个针对高性能DSP的低功耗技术是TI的SmartReflex?技术，其可以同时降低静态与动态功耗，并且可同时保持指定的器件性能。TI的Smart Reflex需要考虑众多技术因素，如基于制造工艺的专用器件硅芯片特性以及热参数等。这样可有效降低DSP的功耗，同时保持性能目标——当前TC16488为1GHz，是集成了Smart Reflex技术的DSP之一。
新灵活性
由于DSP变得更为强大，因此它们能够完成以前需要辅助元件(如通用处理器、RISC处理器以及FPGA等)才能完成的任务。如TI的TCl6488等最新的多内核DSP具有足够强大的能力来处理基带卡中的所有任务。由于消除了不必要的组件并进而降低了材料清单(BoM)成本，因而其可以直接改进厂商的账本底线并增强竞争优势。此外，避免采用高功耗的FPGA还有助于系统设计人员充分满足效率要求。
例如，在TCl6488等多内核处理器中，系统设计人员可以安排单个DSP内核来负责MAC处理(以前需要独立的RISC处理器)，而让其他的DSP内核来管理PHY处理与其他功能。通过同时支持同一平台中的MAC与PHY层处理，TCl6488还可以优化设计过程。根据各自的策略以及内部能力，厂商可以采用TI提供的多功能库，然后集成在一起创建其自己的独特解决方案，也可以与TI的第三方合作伙伴携手开发完整的交钥匙解决方案。
可用的此类解决方案之一是完整的移动WiMAXWave2PHY与MAC解决方案。无论采用哪种选择，系统设计人员现在都可以在竞争激烈的市场中(如已经有超过300家厂商在拼杀的移动WiMAX市场)实现所需的高灵活性、低开发成本以及快速的上市时间。
此外，最新DSP还可以支持多种空中接口，使各厂商能够灵活地利用相同平台与知识库来应对多个市场，从而不仅能够降低开发成本，同时还能加速上市进程。例如，TCl6488目前可支持LTE、WCDMA／HSPA／HSPA+、TD-SCDMA、WiMAX以及GSM／EDGE等。图2对部分当前配制选项进行了说明。
这些技术选择还可以说明TCl6488等基带平台如何通过提供每信道卡最高载波数量以及使其能够在同一基带硬件中支持新功能与新标准，从而降低无线运营商的资本开支。
此外，TCl6488还可以证明多内核DSP如何为厂商提供通过扩展单个产品设计而支持各种应用的灵活性。例如，系统设计人员可以将多个TCl6488链接在一起，以针对微微蜂窝与宏蜂窝应用而缩小或扩展平台。此外，系统设计人员还可以选择让一个电路板处理发射功能，而让另一块电路板处理接收功能，或者让单个电路板同时处理特定数量用户的收发功能。图3对部分定制选项进行了说明。
优先化与平衡
当今的SoC一般是多内核DSP，采用必须进行互操作和同步化的独立IP模块，以实现单个完整的调制解调器功能。这种架构需要采取某种方式对任务进行优先排序，然后将它们映射到多内核环境。
最简便的选择是在DSP内核之间分配用户，以使每个内核都能维护其自己的队列。但是这样做存在两个缺点。第一个缺点是，所有用户可能需要共享某些功能，如过滤与解调等；第二个缺点是，某些功能可能需要共享协处理器或外设，因而它们不具备完全的独立性。因此，优先队列集合之间的交互会变得很复杂，从而很难保证实时性能。此外，协处理器与外设也变得更为复杂，因为它们必须支持多个内核的访问，从而必须决定哪个内核的任务优先。所有这些都会增加硬件与软件驱动程序的复杂性，并使最终系统的测试变得难度更大，也更耗时。
为了避免上述缺点，TC16488采取了不同的方案：为单个内核分配一个功能任务，这样每个内核都负责唯一一组功能。一般情况下，每个负责加速特定功能类型的协处理器都与单个内核相关联。这种方案可以显著简化协处理器执行的任务排序。外设在许多情况下也与单个内核通信，从而减少验证任务是否需要数据所做的测试。
由于DSP可用于实现各种功能，TCl6488SoC的设计在必要时均具有高度的对称性。例如，TCl6488中的所有内核都可以访问接收机加速器协处理器(RAC)。这种设计允许在所有内核中运行相同的功能，同时在需要时仍然能为所有内核提供对所有协处理器和外设资源的访问。不过，建议系统设计人员让一个内核与TCl6488 DSP中的RAC交互，以便简化器件的操作。
通过在多个内核之间实现资源负载平衡，根据适用于每个任务的代码，单个内核有可能先于其他内核达到自己的最高容量。解决方法是进行重新分组，这是一种需要完全改变软件 架构的做法，同时也是完成DSP测试后系统设计人员极力避免的步骤。由于软件无线电广播(SDR)方法与工具的不断发展，软件分组工作可得到显著简化。
TC16488等DSP已经采用代码周期估算、电子数据表和事务级模型为WCDMA SoC开发被推荐的软件分组功能。TC16488 DSP实现了这种分组，而且这样既可提供一个近乎完美的解决方案，又能实现简单性：一个DSP内核控制RAC，另一个控制Turbo协处理器(TCP)与ViterBi协处理器，而由第三个执行发射码片速率加速以及与天线阵列接口的输出通信。
对于其他标准(如不采用RAC的基于OFDM的标准)，更易于开发对称软件架构。在这些情况下将难题分组变得更为简单，因此FFT／IFFT和部分调制及解调由一个内核执行，其结果被发送到另一个内核进行符号率处理。这种方法可以简化天线接口或串行RapidIO(如果天线数据采用此类接口)与负责处理前端的其他DSP内核之间的通信。另外，它还可以简化后端符号速率处理及其与以太网或串行RapidIO外设的通信。
事实上，OFDMA调制是针对所有用户联合执行的，无法完全分配到不同DSP内核。因此，作者认为，软件架构的简单性以及众多调制解调器算法的性质是系统设计人员分组任务、进而造成软件在各种DSP内核之间不对称的部分主要原因。
在多个SoC之间实现资源平衡
另一个问题是每个SoC是否应当具有不同任务，如一个SoC只执行符号速率解码，而另一个集中执行码片速率调制。难点是所有片上协处理器都无法得到有效利用。
例如，仅执行符号速率处理的TC16488器件需要更为强大的功能，因此需要高功率、大尺寸的Turbo与Viterbi解码器。但是此解码器无法用于另一个只执行码片速率关联的SoC，因此需要功能强大得多的接收加速器。除非每个电路板的功能都具有不同的SoC，否则协处理器就必须满足每项功能的最差情况需求。为每组功能都构建不同的SoC是一种资金浪费。
专用于特定功能子集的SoC同样也不利于可扩展系统。显然，如果希望提高电路板的通道密度，让每个SoC执行相同一组功能，我们只需在电路板中添加更多SoC。但TC16488只需极少的附加硬件即可实现上述目的。天线接口与串行RapidIO都能够以菊花链方式连接，而以太网和RapidIO接口可以连接到交换机。
但是，如果不同的SoC提供不同的功能，为了实现系统的可扩展性，用户数量基本上必须加倍。如果所需用户数量增加15％，再添加一个SoC可将负责符号速率处理的SoC的能力提高15％，但其利用率却只有15％。其他SoC同样如此，这使扩展后的解决方案效率极低。
对于采用多内核、协处理器加速SoC的系统设计，在电路板级可扩展性最高以及可实现最简单、最易于测试软件的系统架构中，SoC中的每个DSP内核都执行一个唯一的子集任务，但是系统中的每个SoC都执行与其他SoC相同的组任务。TC16488可专门适用于WCDMA／HSPA网络中的这种情况，其侧重采用相同方式高效灵活地支持其他调制解调器标准。
最终成果是在3G或4GBTS中采用多内核DSP来提供获得成功所需的性能与电源效率组合。但是，并非所有多内核DSP生来相同，因此，对于系统设计人员来说，同样重要的另一个选择是由广泛功能库和其他工具提供支持的DSP，以确保降低开发成本并加速上市进程。